Устройство формирования сигнала для коррекции искажений телевизионного изображения

/ зс"е ОПИСАНИЕ ИЗОБРЕТЕНИ он СР4ГНАЛАИОННО 3 э ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ Н АВТОРСНОМУ СВИДЕТЕЛЬСТ(71) Ленинградский институт авного приборостроения(54) УСТРОЙСТВО ФОР 11 ИРОВАНИЯДЛЯ КОРРЕКЦИИ ИСКАЖЕНИЙ ТЕЛЕВИГО ИЗОБРАЖЕНИЯ(57) Изобретение м.биспользовано ввещательном и прикладном телевидениив составе. телевизионных систем автоматич, коррекции искажений изображений с обратной связью, в реальноммасштабе времени, Цель изобретения -повышение точности коррекции искажений изображения. Устр-во содержитдатчик 1 видеосигнала, тест-таблицу2, синхронизатор 3, г-р 4 эталонногосигнала, г-р 5 весового сигнала,г-р6 ортогональных сигналов, процессор7,.блок 8 памяти, блок 9 весовогосуммирования, блок 10 вычитания, формирователь 11 модуля сигнала, пере1317687 множитель 12, интегратор 13, координатный блок 17, блок 22 задания порога. Вновь введены АЦП 14, регистр 15памяти, цифровой блок 16 вычитания,компаратор 18, блок 19 памяти адреса,блок 20 регистров памяти, блок 21стробирования, ЦАП 23. Единица записанная в ячейку памяти блока 19, говорит о необходимости коррекции, аадрес этой ячейки - о координатеучастка, подлежащего коррекции на телевизионном растре. После заполненияблока 19 информацией об участках,подлежащих коррекции, включают проИзобретение относится к телевидению и может быть использовано в веща"ельном и прикладном телевидении в составе телевизионных систем автоматической коррекции искажений изображений с обратной связью, в реальном масштабе времени.Цель изобретения - повьппение точности коррекции искажений телевизионного изображения.На фиг, 1 изображена структурная электрическая схема устройства формирования сигнала для коррекции искажений телевизионного изображения; на фиг. 2 - структурная электрическая схема блока памяти адреса.Устройство формирования сигнала для коррекции искажений телевизионного изображения содержит датчик 1 видеосигнала, тест-таблицу 2, синхронизатор 3, генератор 4 эталонного сигнала, генератор 5 весового сигнала, генератор 6 ортогональных сигналов, процессор 7, блок 8 памяти, блок 9 весового суммирования, последовательно включенные блок 10 вычитания, формирователь 11 модуля сигнала, перемножитель 12 и интегратор 13, аналого-цифровой преобразователь 14, регистр 15 памяти, цифровой блок 16 вычитания, координатный блок 17, компаратор 18, блок 19 памяти адреса, блок 20 регистров памяти, блок 21 стробирования, блок 22 задания порога, цифроаналоговый преобразователь 23, причем сигнальный выход датчика цессор 7 на выполнение программы"Коррекция П". На шине данных производится по первому адресу в один изблоков 19 запись кода первого пробного воздействия. Аналогично происходит оценка по интегральному критерию качества, выполняется программаминимизации. Затем процессор 7 определяет оптимальный код второго параметра регулирования и т.д. для всехпараметров. Далее адрес увеличивается на единицу и осуществляется поископтимальных кодов управления для др.участка. коррекции. 2 ил. видеосигнала соединен с первым входом блока 10 вычитания, синхровыходдатчика 1 соединен с синхровходамигенератора .5, генератора 4, синхро 5 низатора 3, генератора 6 и счетнымвходом координатного блока 17, первый, второй и третий выходы синхронизатора 3 соединены соответственнос синхровходом процессора , управляющимй входами генератора 5 и генератора 6 и установочным входом интегратора 13, выход которого соединен с входом данных процессора 7 ивходом аналого-цифрового преобразо" 15вателя 14, выход которого соединен свходом регистра 15 и первым входомцифрового блока 16 вычитания, второйвход которого соединен с выходом регистра 15, а выход - с первым входомкомпаратора 18, второй вход которогосоединен с выходом блока 22, а выход -с первым входом блока 19 памяти, синхровыход координатного блока 17 соединен с синхровходами аналого-цифрового преобразователя 14 и регистра15, а адресный выход - с вторым входом блока 19 памяти, первый выходблока 19 памяти соединен с первым входом блока 20 регистров, а второй выход - с .управляющим входом блока 21стробирования, выход блока 20 регистров соединен с первым входом блока 21стробирования, выход которого соединен с входом цифроаналогового пре 35 образователя 23, выход которого сое" динен с корректирующим входом датчи1317687 3ка 1, выход генератора 4 соединен спервым входом блока 10 вычитания,авыход генератора 5 - с вторым входомперемножителя 12, первый и второй выходы процессора 7 соединены с соответствующими первым и вторым входамиблока 8 памяти и вторым и третьим входами блока 20 регистров, выход блока8 памяти соединен с первым входомблока 9 весового суммирования, второй 10вход которого соединен с выходом генератора 6, а выход - с управляющимвходом датчика 1, Выход датчика 1 соединен с вторым входом блока 10 вычитания 10, выход которого через формирователь 11 - с вторым входом перемножителя 12, выход которого соединен с входом интегратора 13. Крометого, блок 19 памяти адреса содержитблок 24 памяти, счетчик 25 импульсов,20регистр 26, дешифратор 27 конца стро:ки, дешифратор 28 конца поля, цифровой коммутатор 29, блок 30 выделенияполя, элемент И 31, элемент ИЛИ 32,ключи 33 и 34, общую шину 35 и шину 2536 источника питания, причем входцифрового коммутатора 29 являетсяпервым входом блока 19 памяти, второй вход цифрового коммутатора 29,соединен с общей шиной 35, управляющий вход - с первым входом элементаИЛИ 32 и выходом блока 30, первыйвход которого через ключ 34 соединенобщей шиной 35, а второй вход соединен с выходом дешифратора 28 и первым входом регистра 26, второй входкоторого соединен с первым выходомдешифратора 27, второй выход которого соединен с первым входом счетчика 25, установочные входы которого 40соединены с выходами регистра 26, авыходы соединены с установочнымивходами регистра 26 и являются первым выходом блока 19. Дополнительный выход счетчика 25 соединен с пер вым входом блока 24 памяти и является вторым выходом блока 19, второйвход блока 24 памяти соединен с выходом элемента И 31, первый входкоторого соединен с выходом элемента ИЛИ 32, второй вход которого через ключ 33 соединенс шиной 36, Входы дешифраторов27, 28, блока 24 памяти и второйвход элемента И 31 являются вто. 55рым входом блока 19 памяти,управляющий вход блока 24 памятисоединен с цифровым коммутатором29,4Устройство формирования сигналадля коррекции искажений телевизионного изображения работает следующимобразом.Датчик 1 развертывает с тест-таб 1 лицы 2 оптическое эталонное изображение. Тест-таблица 2 предсталяет собой черно-белый оптический тест, вкотором расположены чередующиесячерно-белые участки в вертикальноми горизонтальном направлении, причемдлительность этих участков дискретноменяется по случайному закону,На сигнальном выходе датчика 1формйруется искаженный сигнал. Длякоррекции искажений на управляющемвходе (фокусирующе-отклоняющей системе, видеоусилителю,-корректору,электродам электронно-лучевой трубкит.п.) датчика 1 подаются сигналы длякоррекции искажений с выходов блока9 весового суммирования. Каждый отдельный сигнал для коррекции искажений предсталяет собой взвешеннуюсумму ортогональных сигналов, определенных на поле растра и синхронныхс телевизионной разверткой. Поэтомудля формирования корректирующих сигналов на второй вход блока 9 весового суммирования поступает набор ортогональных сигналов с выхода генерато- .ра б, а на первый вход блока 9 весового суммирования подается по шинеданных с выхода блока 8 памяти сигналы управления весовыми коэффициентами ортогональных сигналов в видедвоичных кодовПеред началом формирования сигналов для коррекции искажений телевизионного изображения навтором выходе процессора 7 устанавливаются начальные значения сигналовдля каждого из формируемых корректирующих сигналов. Эти начальные значения сигналов управления подаются пошине данных в виде двоичных кодов наинформационные входы блока 8 памятии записываются в его соответствующиерегистры по адресу, приходящему пошине адреса в виде двоичного кодас первого выхода процессора 7 на входзаписи блока 8 памяти, Вследствиеэтого на выходе блока 9 весового суммирования формируются сигналы длякоррекции искажений телевизионногоизображения в виде первоначальновзвешенных сумм ортогональных сигналов. Эти сигналы воздействуют на цепи управления датчика 1, на сигнальном выходе которого формируется пер 131768735 40 45 50 воначально корректированный сигнал от оптического эталонного изображения. Далее видеосигнал подается на второй вход блока 10 вычитания, а на,ф первый вход - сигнал с выхода генератора 4. На выходе. блока 10 вычитания формируется разностный сигнал, который подается на вход формирователя 11. На выходе последнего получается сигнал ошибки, представляющий собой модуль разности текущих значений первоначально корректированного видеосигнала и электрического эталонного сигнала. Сигнал ошибки характеризует распределение по полю растра всех видов телевизионных искажений в первоначально корректиронанном видеосигнале, а следовательно, и точность Формирования первоначально сформированного сигнала для коррекции искажений, Сигнал ошибки с выхода формирователя 11 подается на первый входперемножителя 12, на другой вход которого поступает весовой сигнал с выхода генератора 5. Форма весовогосигнала подбирается такой, чтобыобеспечить требуемую точность коррекции по полю растра. На выходе перемножителя 12 формируется взвешенныйпо полю растра сигнал ошибки, который подается на первый вход интегратора 13, на установочный вход которого подается импульс сброса., Формируемый на третьем выходе синхронизатора3 через одно поле телевизионной развертки в конце кадрового гасящегоимпульса. Интегратор 13 формирует вконце прямого хода кадровой развертки интегральную оценку, которая однозначно определяет качество коррекцииискажений видеосигнала и последовательно точность Формирования сигналадля коррекции. Интегральная оценкапоступает на вход данных процессора7, где преобразуется в двоичный код,являющийся отсчетом оценки, которая записывается в соответствующую ячеику памяти его запоминающего устройствав момент прихода на синхровход импульса, поступающего с первоговыхода синхронизатора 3. После этогопроцессор 7 изменяет по заданнойпрограмме на своем втором выходе значения сигналов управления весовымикоэффициентами ортогональных сигналов относительно их предшествующихзначений. Эти измененчя прикладываются к первому входу блока 9 весового суммирования, на выходе которого 5 10 15 20 формируются измененные сигналы длякоррекции искажения телевизиснногоизображения которые подаются на управляющий вход датчика 1. В результате на вход данных процессора 7 свыхода интегратора 13 поступает новая интегральная оценка качества коррекции. Подобный цикл повторяетсянесколько раз и по набору числовыхоценок интегральной оценки качества,используя один из алгоритмов численной минимизации, вычисляется опти-,мальное значение сигнала управлениявесовыми коэффициентами ортогональных сигналов и результат вычислениязаписывается в ячейки блока 8 памяти, а на выходе блока 9 весового суммирования окончательно формируетсясигнал коррекции. Подобным образомформируются и прочие сигналы коррекции, которые, воздействуя на соответствующие цепи управления датчиком 1,корректируют искажения телевизионного изображения, На счетный вход координатного блока 17 поступают им" пульсы частотой следования ЕК , гдеЕ - строчная частота; 1;число зонкоррекции, укладываемое вдоль строки,и импульсы с частотой г с синхровы -хода датчика 1, Импульсы с частотойИ. о поступают на счетный вход одного счетчика, а импульсы с частотойЙ- на счетный вход другого счетчика, Один счетчик, имеющий ко"ффицчент деления К, делит строку научастков, другой - делит кадровоенаправление на Ь участков. Таким образом, по полю растра организуется1 Ь участков, каждому из которыхставится в соответствие одно состояние из всех возможных, которые могутпринять два счетчика. Для синхронизации аналого-цифрового преобразователя 14 и регистра 15 памяти на синхровыходе координатного блока 17 получают продифференцированные импульсычастотой ЕК , Аналого-цифровой преобразователь 14 по синхроимпульсам,поступающим на синхровход, вырабатывает цифровой эквивалент аналоговогосигнала, поступающего на его вход,Цифровой сигнал с его выхода поступает на Р-входы регистра 15 и второй.-го преобразования, то в регистре 15 образователь 14 вместе с регистром оказывается записанным цифровой сигнал 15 и цифровым блоком 16 вычитания (1-1)-го преобразования. Поэтому на осуществляет вычисление первой развтором входе цифрового блока 16 вы- ности интегрального критерия качестчитания появляется цифровой сигнал 5 ва на элементарном участке растра, 1-го преобразования, а на первом задаваемым координатным блоком 17, и входе - (х)-го. Положения переклю- величина этой разности пропорциональчателей в блоке 22 задания порога на искажениям на этом участке, то. определяет пороговык код, который уровень логической единицы на выходе сравнивается с разностным кодом -го 10 компаратора 18 говорит о превышении и (1-1)-го цикла преобразования. Ес- заданных искажений видеосигнала на ли разностный код, поступающий на участке растра, который индицирует- . первый вход компаратора 18, оказыва- ся счетчиками координатного блока 17. ется больше порогового кода, поступа- Поэтому уровнем логической единицы в ющего на второй вход компаратора 18. 15 ячейках блока 19 памяти записываются То на выходе последнего появляется те участки, коррекция которых необвысокий логический потенциал, если ходима. Таким образом, единица, заменьше - низкий. Блок 19 памяти писанная в ячейку памяти, говорит о (Фиг. 2) имеет несколько режимов ра- необходимости коррекции, а адрес боты, В первом режиме он подготавли этой ячейки - о координате участка, вается к работе, для чего замыкает- подлежащего коррекции на телевизионся ключ 33, в результате чего на один ном растре, Через поле весь растр1из входов элемента ИЛИ 32 подается оказывается просмотренным, и нужные высокий логический потенциал, который ячейки памяти заполнены единицами, поступает на вход элемента И 31, на 25 Начинается третий режим работы - счивторой вход которого поступают импуль- тывание информации, записанной в пасы с частотой М, . Эти импульсы про- мять блока 19 в реальном масштабе ходят через элемент И 31 и поступают времени синхронно с телевизонной раз. на вход "Запись-считывание" блока 24 верткой. Каждому участку растра, подпамяти, инициируя режим записи в этот 30 лежащему коррекции, необходимо выдеблок. На информационный вход блока лить участок памяти в блоке 20 реги памяти с выхода цифрового коммута- стров, в котором находится код кор,тора 29 поступает низкий логический Рекции. Кроме того, этот код должен уровень, а на адресный вход - меняю- появляться синхронно с разверткой щийся синхронно с телевизионной раз- З 5 изображения в требуемом месте, Для верткой код, Формируемый счетчиком 25 адресации участков памяти в блоке 20 блока 19 памяти, В результате за один регистров используется счетчик 25, кадр в ячейке блока 24 памяти (а их который считает число единиц, запистолько же, сколько зон разбиения в санных в блоке 19 памяти. Но одна координатном блоке 17) записываются щ строка блока 19 памяти при развертнули. После размыкания ключа 33 про- ке изображения считывается столько цесс записи прекращается, так как раз, сколько строк изображения форенимаются импульсы записи элементом мируют участок коррекции по кадру, И 31. Второй режим работы осуществля- Чтобы исключить лишний счет при повется замыканием ключа 34, при этом 5 торах, использован регистр 26, кото= инициируется блок 30, который форми- рый в пределех одной строки блока 19 рует импульс длительностью в телеви- памяти навязывает счетчику 25 начальзионное поле, Этот импульс переклю- ную фазу в начале каждой строки теле- чает цифровой коммутатор 29, соединяя визионного растра. Для этого в конце информационный вход блока 24 памяти 50 последней телевизионной строки, форс выходом компаратора 18, Тот же по- мирующей границу участка коррекции по тенциал по второму входу элемента кадру, дешифратором 27 формируется ИЛИ 32 подключает импульсы записи к импульс расположенный в строчном гавходу "Запись-считывание" блока 24 сящем импульсе, который переписывапамяти. Теперь в ячейки блока 24 па ет состояние счетчика 25 в регистр мяти могут записываться как логичес. Дешифратор 27 конца строки формикие нули, так и единицы в зависимос- рует и второй импульс, несколько зати от выходного сигнала компаратора держанный относительно первого, но 18. Поскольку аналого-цифровой пре- расположенный в каждом гасящем строч1317 б 8 10ном импульсе, который переписывает состояние регистра 2 б в счетчик 25, В конце телевизионного поля дешифратором 28 вырабатывается импульс, осуществляющим сброс регистра 26. Блок 20 регистров через цифровой коммутатор 29 воспринимает состояние счетчика 25, расположенного в блоке 19 памяти, как адрес ячейки памяти, которая и считывается, Причем считывание происходит параллельно с нескольких блоков памяти объединенных по адресным входам, Блок 24 памяти образует восемь ячеек памяти, позволяющих производить считывание побайтно. Число блоков определяется количеством параметров телевизионного сигнала, которые надо корректировать. В каждой ячейке может быть записан один байт информации. Распараллеленный цифровой поток поступает на первый вход блока 21 стробирования, на управляющий вход которого подается логический сигнал, определяющий необхо. димость коррекции в данный момент времени, В цифроаналоговом преобразователе 23 цифровые сигналы управления преобразуются в аналоговые, и с выхода цифроаналогового преобразователя 23 поступают на корректирующий вход датчика 1, воздействуя каждый на свой параметр. Набор корректирующих сигналов происходит следующим образом.После заполнения блока 19 памяти Информацией о участках, подлежащих коррекции, включают процессор 7 на1 11 выполнение программы Коррекция П По этой программе в первом кадровом гасящем импульсе процессор 7 отключает блок 19 памяти от адресной системы .блока 20 регистров и задает адрес первой ячейке памяти. После этого на шине данных производится по первому адресу в один из блоков 19 памяти за,пись кода первого пробного воздействия, Аналогично описанному происходит его оценка по интегральному критерию качества, выполняется программа минимизации, затем процессор 7 определяет оптимальный код второго параметра регулирования и т.д. для всех параметров. Далее адрес увеличивается на единицу и осуществляется поиск оптимальных кодов управления для другого участка коррекции и т.д., пока не будет найден сигнал коррекции для всех Ю участков, записанных в блоке 19 памяти.Формула и з обретения15 Устройство формирования сигналадля коррекции искажений телевизионного изображения по авт,св. В 1109945,о т л и ч а ю щ е е с я тем, что, сцелью повышения точности коррекции 20 искажений, в него введены последовательно соединенные аналого-цифровойпреобразователь, регистр памяти, цифровой блок вычитания, компаратор,блок памяти адреса, блок регистров 25 памяти, блок стробирования и цифроаналоговый преобразователь, выходкоторого соединен с корректирующимвходом датчика видеосигналов, координатный блок, счетный вход которого ЗО соединен с синхровыходом датчика видеосигнала, а адресный выход - с вторым входом блока памяти адреса, иблок задания порога, выход которогосоединен с вторым входом компаратора, синхровыход координатного блокасоединен с синхровходами аналого-цифрового преобразователя и регистра памяти, выход интегратора соединен свходом аналого-циФрового преобраэова теля, выход которого соединен с вторым входом цифрового блока вычитания,информационный и управляющий выходыпроцессора соединены соответственнос информационным и управляющим входа ми блока регистров памяти, а второйвыход блока памяти адреса соединен суправляющим входом блока стробирования.1317687 0 бнулеиие П оставитель Н, ЧистяковехРеД В. Кадар Корректор Г. Решет Редактор Е. Ко аказ 2437/ 03 оизводствеНно-полиграфическое предприятие, г, Ужго Проектна Тираж 638НИИПИ Государственногопо делам изобретенийМосква, Ж, Раушская Подкомитета СССоткрытийнаб д, 4/5