Многоканальное устройство для идентификации моделей

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 2 5/1 51)4 С 06 Г 15 СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОБРЕТЕНИ ПИС ТЕЛЬ ш во СССР О, 1984СТВО ДЛ гся к самонам перцепботки информ повышение области при Н АВТОРСКОМУ С(54) МНОГОКАНАЛЬНОЕ УСТРОЙИДЕНТИФИКАЦИИ МОДЕЛЕЙ(57) Изобретение относистраивающимся устройствтронного типа для обрации. Цель изобретенияточности и расширение менения устройства путем использования большего числа свободных каналов и рядов селекции. Поставленнаяцель достигается тем, что выходыоценивания моделей адаптивных функциональных преобразователей 5 и выход функционального преобразователя8 соединены с соответствующими входами разрядов информационного входаблока управления, причем блок 1 управления содержит элементы задержки,элементы ИЛИ, дешифраторы, элементы И, группы элементов И, группы элементов ИЛИ, счетчики, распределителиимпульсов, коммутаторы, блоки сравнения, триггеры, группы триггеров ирегистр с соответствующими связями.2 з.п. ф-лы, 2 ил.00491 2 1 13Изобретение относится к технической кибернетике, в частности к самонастраивающимся устройствам перцептронного типа для обработки информации и является дополнительным кавт.св. И 1238100.Цель изобретения - повышение точности и расширение области применения устройства путем использованиябольшего числа свободных каналов ирядов селекции,На фиг. 1,приведена схема предложенного устройства; на фиг. 2 - функциональная схема его блока управления.устройство содержит (фиг. 1)блок 1 управления, блок 2 памяти,ш каналов 3 обработки, содержащихблок 4 селекции, адаптивный функциональный преобразователь (АФП) 5,коммутатор 6, элемент И 7, функциональный преобразователь 8.Блок 1 управления содержит (фиг. 2)элементы 9-21 задержки, элементыИЛИ 22-34, дешифраторы 35-42, элементы И 43-49, группы 50-55 элементов И, группы 56-59 элементов ИЛИ,счетчики 60-63, распределители 64-6импульсов, коммутаторы 68-70, блоки1-73 сравнения, триггеры 74-76,группы 77-79 триггеров, регистр 80,выходы 81-88 и входы 89-94 блокауправления.Блоки 2 и 3 идентичны блокам 2 и 4основного устройства. В части взаимодействия блоков устройства в режимахначальной коммутации, адаптации иоценивания работа описываемого устройства идентична работе основного.После режима оценивания на второмряду селекции блок 1 управления переходит в режим деблокирования. Приэтом на основании сигналов с выходовоценивания моделей всех блоков 5 и 8в блоке управления происходит отборзаданного числа каналов 3 обработкидля следующего ряда селекции из всегомножества ш каналов. После окончанияотбора 1 каналов 3 обработки с 1 лучшими моделями блок 1 управления выдает управляющие сигналы на коммутаторы 6 всех свободных каналов 3 обработки и осуществляет соединениепар выходов отобранных каналов навтором ряду селекции с входами свободных каналов. После этого все свободные каналы опять переходят в режимадаптации, после него - в режим оценивания, затем - селекция частных 5 10 15 20 25 30 35 40 45 моделей второго и третьего рядов селекции, т.е. селекция частных моделей текущего и предыдущего рядов селекции. Этот процесс продолжается до тех пор, пока на очередном ряду селекции не будет достигнута заданная точность или заданное число рядов селекции. В этом случае канал с минимальным значением критерия селекции на выходе оценивания модели адаптивного функционального преобразователя 5 или функционального преобразователя 8 и содержит выход синтезируемой модели объекта. Отличие работы предложенного устройства от работы основного состоит в том, что на каждом ряду селекции в синтезе моделей участвуют все каналы устройства, В устройстве для синтеза моделей последующего ряда используются лучшие модели, выбираемые из множества моделей текущего ряда и из лучших моделей предшествующего ряда, т.е, для синтеза моделей фактически используются лучшие модели всех предшествующих рядов селекции. В результате повышается точность конечной модели по сравнению с основным устройством. Расширение области применения устройства и повышение точности конечной модели получается также и за счет того, что для синтеза модели может быть использо; вано практически неограниченное число рядов селекции.Работа устройства начинается но сигналу "Пуск" на входе 91. При этом сбрасываются триггеры 74-79, счетчики 60"63, дешифратор 38 и регистр 80 и запускается распределитель 65 импульсов, определяющий адреса точек обучающей последовательности в блоке 2 памяти. По сигналу "Пуск" на входе 91 АФП 5 приводятся в рабочее состояние сигналом с выхода 86 триггера 75. Прохождение этого сигнала в каждом канале 3 обработки информации происходит только в случае, когда канал 3 свободен, т.е. сброшен соответствующий триггер 77 группы,По сигналам распределителя 65 импульсов АФП блок 2 памяти черезкоммутаторы 6 выдает в АФП всех каналов 3 аргументы точек обучающейпоследовательности, Сигнал на второй разрешающий выход 81 поступает с выхода первой группы распределителя 65импульсов после выдачи последнегоадреса для точек обучающей последовательности распределителем 65 им914 3 13004пульсовЭтот же сигнал останавливает и через элемент 12 задержкиустанавливает в исходное состояниераспределитель 65 импульсов и поступает на вход счетчика 63, которыйподсчитывает число циклов адаптацииАФП 5,Пока содержимое счетчика 63 небольше заданного числа или на выходе 90 элемента И 7 первого канала 3 10обработки информации не появитсясигнал о достижении заданной точности моделей во всех каналах 3, дешифратор 42 выдает разрешающий сигнална прохождение через элемент И 49 15сигнала с выхода распределителя 65импульсов, задержанного элементом 13задержки, на запуск этого распределителя для начала следующего циклаадаптации АФП 5. Время задержки элемента 13 определяется временем выбораи запоминания в АФП всех каналов 3лучших моделей в данном цикле адаптации,При достижении содержимого счетчи ка 63 заданного числа посигналу навходе 90 дешифратор 42 выдает сигнал на занесение в память АФП 5 предельно большого числа и через элемент 11задержки запускает распределитель 64 30импульсов. Пока число импульсов непревышает заданное число точек проверочной последовательности, распределитель 64 импульсов выдает в блок2 памяти адреса этих точек, аргументы которых через коммутаторы 6, атакже значения функций (непосредственно с выхода значенийфункций блока 2памяти), выдаются в АФП 5 всех каналов 3. 40По окончанию режима оцениванияпо сигналу с выхода первой группы.распределителя 64 импульсов этотраспределитель останавливается и через заданное время через элемент 45задержки 10 сбрасывается. По этомуже сигналу с выхода первой группыраспределителя 64 импульсов сбрасывается распределитель 67 импульсови через элемент 9 задержки,устанавливает триггер 74, запуская распределитель 64 импульсов, сигналы с выходов первой группы которого посту 3пают на разрешающие входы коммутатора 68, который подключает к первому входу блока 71 сравнения заданныйканал 3. На первом ряду селекцииустройство работает так же, как иосновное устройство до момента поступления сигнала с выхода триггера 75 для ЛФП 5 всех незаблокированных каналов 3, когда начинается режим адаптации АФП на точках обучающей последовательности на втором ряду селекции.На втором и последующих рядах селекции сигнал с дешифратора 35 через элемент И 43 поступает на вход сброса распределителя 66 импульсов. При этом сигнал с дешифратора 35 на входе элементов ИЛИ 28 - нулевой. Коммутатор 70 по сигналу распределителя 66 импульсов подключает первый канал 3 обработки информации к первому входу блока 73 сравнения. Так как регистр 80 установлен в нулевое состояние сигналом "Пуск" по входу 91, то дешифратор 41 выдает на адресные входы коммутатора 69 адрес первого канала и к второму входу блока 73 сравнения также подключается первый канал 3 обработки. При равенстве сигналов на входах блока 73 сравнения на выходе появляется сигнал разрешения, который поступает на первый вход элемента И 47, на второй вход которого поступает сигнал с выхода триггера 76. По разрешающему сигналу с выхода элемента И 47 и регистра 80 происходит запись двоичного кода с второй группы выходов распределителя 66 импульсов, На этом шаге содержимое регистра 80 не изменится, так как до этого он и распределитель 66 импульсов установлены в исходное состояние по входу 91. Сигнал с выхода блока 73 сравнения сбрасывает триггер 76, запрещает запись информации в регистр 80 и запускает распределитель 66 импульсов, который выдает сигналы на подключение к первому входу блока 73 сравнения выхода 92 оценивания модели АФП 5 второго канала 3 обработки, Если сигнал на первом входе блока 73 сравнения больше, чем на втором входе, то разрешающего ,сигнала на ее выхопе нет. После этого распределитель 66 импульсов подключает третий канал обработки информации и т.д. Этот процесс повторяется до подключения коммутатором 70 к первому входу блока 73 сравнения канала 3 обработки, сигнал на выходе оценивания моделй АФП 5 которого меньше или равен сигналу, подключенному коммутатором 69 к второму входу блока 73 сравнения. В этом случае по сигналу блока 73 сравнения останавли0491 45 5 О 55 5 130 вается распределитель 66 импульсов и с его выхода происходит запись двоичного кода в регистр 80. Коммутатор 69 по сигналу с дешифратора 41 по второму входу блока 73 сравнения подключает канал 3 обработки, адрес которого указан в регистре 80. Таким образом, по второму входу блока 73 сравнения подключается выход оценивания модели АФП 5 канала 3, сигнал на выходе которого меньше, чем у предыдущего канала.Сигнал с выхода блока 73 сравнения сбрасывает триггер 76,запрещает запись информации в регистр 80 и запускает распределитель 66 импульсов. Начинается поиск нового канала 3 с меньшим значением сигнала на выходе оценивания модели АФП 5. Этот процесс продолжается до тех пор, пока не переберутся все каналы 3 обработки информации. В этом случае по импульсу с последнего выхода первой группы распределителя бб импульсов этот распределитель останавливается и снимается разрешающий сигнал на запись в регистр 80 на втором входе элемента И 47, а сигнал с первой группы выходов распределителя бб импульсов поступает на первые входы элементов И 54 группы, Сигнал с выхода дешифратора 40 устанавливает в единичное состояние один триггер 79 группы, адрес которого указан в регистре 80. Взведенный триггер 79 блокирует на входах коммутаторов 70 и 69 соответствующий канал 3 обработки: по сигналу взведенного триггера 79 через соответствующий элемент И 53 на входе коммутаторов 70 и 69 появляется максимальный сигнал, заведомо больший сигналов с выхода оценивания моделей АФП 5.Сигнал с выхода дешифратора 40 через элемент ИЛИ 32 добавляет единицу в счетчик 62 (счетчик подсчитывает число частных моделей, которые нужно пропустить в слЕдующий ряд селекции), сбрасывает регистр 80, триггер 76 и запускает распределитель 66 импульсов. Процесс повторяется до достижения в счетчике 62 заданного значения числа каналов. После этого на выходе дешифратора 39 появляется сигнал, который через элемент ИЛИ 30 и триггер 76 останавливает распределитель 66 импульсов. Сигнал с выхода дешифратора 39 поступает на первые входы элементов И 5 группы, на втоЮ 15 20 25 30 35 40 рые входы которых поступают сигналыс инверсных выходов триггеров 79группы. Единичные сигналы на выходахэлементов И 51 группы появляютсятолько при сброшенных триггерах 79,Эти выходы соединены с входами сброса 77 группы. При этом происходитразблокировка каналов, которые нехранят лучшие модели текущего и предыдущего рядов селекции,Задержанный элементом 19 задержкисигнал с дешифратора 39 сбрасываетсчетчик 62 и триггеры 79 группы, Сигналы с инверсных выходов триггеров9 группы поступают на первые входыэлементов И 52 группы. Сигнал с элемента 19 задержки поступает на второйвход элемента И 44, на первый входкоторого прихоцит разрешение с инверсного выхода блока 72 сравнения,если не найдено минимальное значениекритерия селекции 8 , т.е, найденканал 3, на выходе оценивания моделиАФП 5 которого сигнал меньше или равеннаперед заданному значению Ь, , подаваемому на вход 94 задания точностимодели блока 1 управления. Если значение Ь меньше или равное 8 найдено, то сигналом с блока 72 сравненияостанавливается. распределитель 66импульсов и запрещается прохождениесигнала сброса регистра 80 через элемент И 48, При этом в регистре 80находится адрес модели, значениеошибки 8, который меньше или равноо, т,е. процесс нахождения лучшейомодели и работа устройства закончены(на первом входе элемента И 44 нулевое значение). Если же в текущем рядуселекции не найден канал 3 со значением Ь,й 8 , то блок 1 управлениязапускается на следующий цикл работы сигналом с выхода элемента И 44. Сигнал с выхода дешифратора 36 поступает на счетчики 60 и 61. Как только код счетчика 60 показывает, что все каналы заняты, сигнал с выхода дешифратора 35 сбрасывает триггеры 77 группы и переводит через элемент ИЛИ 23 блок 1 управления в режим селекции лучшего канала 3 (последовательно сбрасывает и запускает распределитель 67 импульсов)При определении такого канала на выходе дешифратора 36 появляется сигнал, который поступает на вход элемента И 46, на второй вход которого поступает сигнал с выхода дешифратора 35, 130049115 20 25 30 35 45 Сигнал с выхода элемента И 46 останавливает распределитель 67 импульсов, на кодовом входе которого оста-,ется номер канала с лучшей полученной моделью,Ф ор мула из об ре те ни я 1. Многоканальное устройство для идентификации моделей по авт.св. У 1238100, отличающееся тем, что, с целью повышения точности и расширения области применения путем использования большего числа свободных каналов и рядов селекции, выход оценивания модели (-1)-го адаптивного функционального преобразователя соединен с входом (-1)-го разряда информационного входа блока управления, где= 2, 3 ш (ш - число каналов .обработки), а выход функционального преобразователя соединен с входом ш-го разряда информационного входа блока управления.2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит элементы задержки, элементы ИЛИ, элементы И, дешифраторы, группы элементов И, группы элементов ИЛИ, счетчики, распределители импульсов, коммутаторы, триггеры, группы триггеров, блоки сравнения и регистр, выход которого соединен с входом первого дешифратора и с первымы входами элементов И первой группы, выходы которых соединены с входами второго дешифратора, выходы которого соединены с входами первого элемента ИЛИ и входами сброса триггеров первой группы, прямой и инверсный выходы которых соединены с первыми входами элементов И второй и третьей групп соответственно, выходы которых соединены с первыми и вторыми входами элементов ИЛИ первой группы соответственно, выходы которых соединены с информационными входами первого и второго коммутаторов, выходы которых , соединены с первым и вторым информационными входами первого блока сравнения, выход "Не больше" которого соединен с первыми входами первого и второго элементов И и второго элемента ИЛИ, выход которого соединен с установочным входом первого триггера, выход которого соединен с входом запуска первого распределителя импульсов и вторым входом второго элемента И, выход которого соединен с входом разрешения записи регистра, разрешающие входы первого коммутатора соединеныс первой группой выходов первого распределителя импульсов, вторая группавыходов которого соединена с входамиразрядов регистра, последний выходпервой группы выходов первого распределителя импульсов соединен с вторыми входами первого элемента И и второго элемента ИЛИ и через первый элемент задержки - с вторыми входамиэлементов И первой группы, выходпервого элемента И соединен черезвторой элемент задержки с первымвходом третьего элемента ИЛИ, выходкоторого соединен с входом сбросапервого триггера, выход первого дешифратора соединен с разрешающимвходом второго коммутатора, выходкоторого соединен с первым входомвторого блока сравнения, инверсныйвыход нРавно которого соединен стретьим входом второго элемента ИЛИи первыми входами третьего и четвертого элементов И, вход запуска блокасоединен с четвертым входом второгоэлемента ИЛИ, с первыми входами счетвертого по седьмой элементов ИЛИ,элементов ИЛИ второй и третьей группы, входами третьего и четвертогоэлементов задержки, входами сбросатриггеров второй группы, первогосчетчика, второго и третьего распределителей импульсов и третьего дешифратора, выход которого является выходом разрешения коммутации блока,выход разряда первой группы выходов второго распределителя импульсовявляется выходом разрешения выдачи блока и соединен с первыми входами восьмого и девятого элементов ИЛИ,с входом останова второго распределителя импульсов и входом пятого элемента задержки, выход которого соединен с входом сброса второго распределителя импульсов, вход запускакоторого соединен с выходом шестогоэлемента задержки, вход которого соединен с выходом четвертого дешифратора, выход которого является выходомразрешения подключения блока и соедииен с первым входом пятого элемента И и вторым входом пятого элементаИЛИ, выход которого соединен с входомустановки второго триггера, выход которого является выходом разрешениязаписи коэффициентов блока и соединенс первым входом десятого элемента ИЛИ, входом сброса второго счетчика91 1 О мента задержки, первыми входами элементов И шестой группы, пятым входом второго элемента ИЛИ и вторым входом седьмого элемента ИЛИ, выход которого соединен с входом сброса четвертого счетчика, выход одиннадцатого элемента задержки соединен с вторыми входами четвертого элемента И и элементов ИЛИ второй группы, выходы которых соединены с входами установки триггеров первой группы, инверсные выходы которых соединены с вторыми входами элементов И шестой группы, выходы которых соединены с третьими входами элементов ИЛИ третьей группы, выходы которых соединены с входами сброса триггеров третьей группы, выход четвертого элемента И соединен с вторым входоМ десятого элемента ИЛИ, третий вход которого соединен с выходом третьего разряда седьмого дешифратора, выход четвертого элемента задержки соединен с четвертым входом десятого элемента ИЛИ, выход которого соединен с входом сброса второго триггера, выход одиннадцатого элемента ИЛИ соединен с входом запуска третьего распределителя импульсов, выход первой группы которого является ацресным выходом блока и соединен с входом останова третьего 9 13004 и входом седьмого элемента задержки, выход которого соединен с первым входом одиннадцатого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента задержки, выход девятого элемента ИЛИ соединен с входом восьмого элемента задержки, входами сброса четвертого распределителя импульсов и третьего счетчика, выход которого соединен с входом пятого 10 дешифратора, выход которого соединен с первыми входами шестого элемента И, элементов ИЛИ четвертой группы и вторым входом шестого элемента ИЛИ, выход которого соединен с входом сбро са четвертого триггера, выход которого является выходом запуска каналов блока и соединен с входом запуска четвертого распределителя импульсов, вторая группа выходов которого сое динена с первыми входами элементов И четвертой группы, выходы которых соединены с входами шестого дешифратора, выходы которого соединены с входами двенадцатого элемента ИЛИ и 25 входами установки триггеров третьей группы, выходы которых образуют разрешающий выход .блока и соединены с первыми входами элементов И пятой группы, выходы которых соединены с 30 информационными входами третьего дешифратора и входами установки триггеров второй группы, выходы которых соединены с вторыми входами элементов ИЛИ четвертой группы, выходы ко- З 5 торых соединены с вторыми входами элементов И пятой группы, выход двенадцатого элемента ИЛИ соединен с первым входом седьмого элемента И, счетным входом третьего счетчика и 40 через девятый элемент задержки с первым входом тринадцатого элемента ИЛИ, счетным входом первого. счетчика и входом сброса четвертого распределителя импульсов, первая группа выходов 45 которого соединена с разрешающим входом третьего коммутатора, выход которого соединен с первым входом третьего блока сравнения, выход которого соединен с третьим входом шестого 50 элемента ИЛИ и вторыми входами элементов И четвертой группы, коммутирующий вход блока соединен с вторым входом третьего блока сравнения и информационным входом третьего ком мутатора, выход восьмого элемента задержки соединен с вторым входом тринадцатого элемента ИЛИ, выход которого соединен с входом установкичетвертого триггера, информационныйвыход первого счетчика соединен свходом седьмого дешифратора, выходпервого разряда которого соединен свторыми входами элементов ИЛИ третьейгруппы, девятого элемента ИЛИ и седьмого элемента И, выход которого соединен с четвертым входом шестого элемента ИЛИ, выход второго разрядаседьмого дешифратора соединен с вторым входом шестого элемента И, выходкоторого соединен с входом сброса первого распределителя импульсов и вторым входом третьего элемента ИЛИ,третий вход которого соединен с выходом десятого элемента задержки и вторым входом третьего элемента И, выходкоторого соединен с вторым входом четвертого элемента ИЛИ, выход которогосоединен с входом сброса регистра,выход первого элемента ИЛИ соединенс входом десятого элемента задержкии счетным входом четвертого счетчика,выход которого соединен с входомвосьмого дешифратора, выход которогосоединен с входом одиннадцатого эле1 300491 2 Фиа лСоставитель Н. МатвеТехред М, Ходанич орректор Л. Патай Келем едак аказ 115 Тираж 673 ВНИИПИ Государственного комитета СС по делам изобретений и открытий 035, Москва, Ж, Раушская наб дисно оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная распределителя импульсов, входом двенадцатого элемента задержки, счетным входом второго счетчика, вторым входом восьмого элемента ИЛИ и через тринадцатый элемент задержки - с 5 вторым входом пятого элемента И, выход которого соединен .с третьим входом одиннадцатого элемента ИЛИ, выход второго счетчика соединен с первым информационным входом четвертого де О шифратора, второй информационный вход которого является входом окончания настройки блока, вторые входы элементов И второй и третьей групп и второго блока сравнения образуют информационный вход, вход задания максимальной величины и вход задания точности модели блока соответст веиио, выход восьмого элемента ИЛИ1 является вторым решающим входом блока,3. Устройство по и. 1, о т л н ч аю щ е е с я тем, что распределитель импульсов содержит генератор тактовых импульсов, счетчик, дешифратор и элемент ИЛИ, выход которого соединен с входом сброса счетчика, выход которого соединен с входом дешифратора, выходы разрядов которого являются первой группой выходов распределителя, второй группой выходов которого являются выходы разрядов счетчика, счетный вход которого соединен с выходом генератора тактовых импульсов, вход запуска и останова которого являются входамизапуска и останова распределителя,входы сброса которого соединены свходами элемента ИЛИ.