Способ управления -фазным шаговым двигателем

СОЮЗ СОВЕТСКИ 11СОЦИАЛИСТИЧЕСКИРЕСПУБЛИК(19) 11 И 02 Р 8/ ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ЛЕНИЯ ш-ФАЗНЫМ ША(54) СПОСОБ УПРАВГОВЬК ДВИГАТЕЛЕМ(57) Изобретениелению электрическ носится к управими машинами. Цель ел аб ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Белорусский ордена ТрудовогоКрасного Знамени политехнический институт(56) Авторское свидетельство СССР9 907753, кл. Н 02 Р 8/00, 1982.Авторское свидетельство СССРУ 1001423, кл. Н 02 Р 8/00, 1983,изобретения - расширение Ьункциональных возможностей.многорежимного управления шаговым двигателем за счет увеличения числа режимов коммутации и повышения точности заданного перемещенияВ процессе работы двигателя изменяют режим коммутации, выбирая очередной режим из множества предусмотренных заданием по числу поочередно включенных Фаз и шагу коммутации. Распределитель, реализующий способ управления, обеспечивает многорежимное управление ш-разным шаговым двигателем и воэможность перехода иэ любого режима коммутации к друС гим режимам в процессе работы двига- щ т я беэ потери информации и без отр отки "ложных" шагов2 ил. 1 табл.(1)40 при направлении переключений "Вперед" и 911+1 = ( , (Ц+У, 11+ 45= скш/2 П- целое неотрицательное число; о = Б ( 1 - при симметричном .и о3+1 .с 1 при несимметричном ре жимах коммутации, 1 = т/2 при четном ш и 1=(ш+1)/2 при нечетном ш, д.е 11 эл. град.Например, если заданы симметричный режим коммутации с параметрами 55 ,Ч,= Б К и направление переключенйй "Вперед" и в 1-м такте коммута,ции были включены 1 с-я, (1+1)-,яИзобретение относится к управлению электрическими машинами и можетбыть использовано для многорежимногоуправления шаговыми двигателями (ШД),Цель изобретения - расширение функциональных возможностей путем увеличения числа режимов коммутации иповышения точности отработки заданного перемещения.На фиг. 1 представлена функциональная схема многорежимного распределителя импульсов для управления шфазным шаговым двигателем, реализующего предлагаемый способ; на фиг.2 -функциональная схема блока формирования Функций возбуждения памяти.Способ осуществляют следующим образом.В процессе работы ШД изменяют режим коммутации, выбирая очередной 20режим из множества предусмотренныхзаданием по числу поочередно включенных фаз Б и с 1 и шагу коммутации д,Числа Б, и, б. и направление переключений могут быть заданы в виде ко-дов управления и определяют состоя-ние 9 8+1 каждой 1 с-й фазы в очередном (+1)-м такте коммутации взависимости от заданного направле- З 0ния переключений и состояний Ь),Ос-г,-1), (К+с-е), (1 с-Б1),%+с),(1 с+г+1), (1 с-с+С+1), (1 с+Б+1+1) фаэ впредыдущем -м такте коммутации всоответствии с логической функцией 43 3Ь+Б,-1)-я фазы, то при А, =27/ш,С =О в (х+1)-м такте Е-я фаза будет1отключена, Ь+1) -я, Ь+2) -я Ь ++ Б, -1)-я фазы останутся включенными и дополнительно включится Ь+Б. )-яфаза, что обеспечивает шаг коммутации Ы, = 2 Е/ш и заданное направлениепереключений. При этом же режиме иО в (з.+1)-м такте отключаются1 с-я, (с+1)-я и (1 с+.)-я фазы, (1 с +++ 1)Ь+,+2) ,. ,Ь+Б,-1) фазыостаются включенными и дополнительно включатся Ь-Б ) -я, Ь+Б, +1)-я,и Ь+Б, +с,)-я фазы что обеспечиваетшаг коммутации б,= (, +1) 2 й/ш. Аесли задано направление "Назад", топри Т =О соответственно в (х+1)-мтакте отключится Ь+Б,-1)-я фаза,остаются включенными остальные включенные фазы и дополнительно включится Ь)-я фаза. При г.,О отключатся (1 с+Б - 1)-я, (к+Б -2)-я . и1Ь+Б -с -1)-я фазы и включатся (пасв- 1)-я, (к)-я, и (к- -1)-я фазы, Если заданы несимметричный режимкоммутации с параметрами Б , ц- Б +1, ы и в -м такте были включены Б Фаз с номерами 1 с, (1 с+1)Ь+Б -1), то при направлении переключения "Вперед" в соответствии свыражениями (1), при= О в (+1)-мтакте коммутации все Б фазы останутся включенными и дополнительновключится Ь+Б ) -я фаза, в (+2)-мтакте отключится 1-я фаза, а при направлении переключений "Назад" в(+1)-м такте дополнительно включитсяЬ)-я фаза, а в (1+2)-м такте отключится Ь+Б -1)-я фаза, При ТОи направлении "Впереди в (+1)-м такте отключаются 1 с-я, (1 с+1)-я, идый разряд которой соединен с вторым входом первого элемента 2 И-НЕ 4 соответствующего канала 1, и четырех- разрядную шину 9 управления режимами и направлением коммутации. Первый 10, второй 11, третий 12 и четвертый 13 входы блоков 3 всех каналов соединены соответственно с первым У 1, вторым У 2, третьим УЗ и четвертым У 4 разрядами шины 9, пятый 14, шестой 15, седьмой 16 и восьмой 17 входы блока 3 каждого канала соединены соответственно с первым, вторым, третьим и четвертым выходами блока 3 предыдущего канала, девятый 18, десятый 19, одиннадцатый 20 и двенадцатый 21 входы блока 3 каждого канала соединены соответственно с пятым, шестым, седьмым и восьмым выходами блока 3 следующего канала, тринадцатый 22 вход блока 3 каждого к-го канала соединен с инверсным выходом Р-триггера 2 Ь)-го канала, четырнадцатый 23 - с инверсным выходом Р-триггера 2 (1 с)-го канала, пятнадцатый 24 с инверсным выходом, а шестнадцатый 25 - с прямым выходом Р-триггера 2 1предыдущего (1 с)-го канала, семнадцатый 26 - с прямым выходом Р-триггера 2 1 с-го канала, восемнадцатый 27 - с прямым, а девятнадцатый 28 - с инверсным выходом Р-триггера 2 следующего Ь+1)-го канала, двадцатый 29 - с инверсным выходом Р- триггера 2 Ь+2)-го канала, двадцать первый вход 30. соединен с инверсным выходом Р-триггера 2 Ь+3)-го канала, выходы 31-38 являются соответственно с первого по восьмой выходами канала и соединены с указанными входами соседних каналов, а Девятый выход 39 подключен к информационному Р-входу Р-триггера 2 1 с-го канала 1.Блок 3 формирования функций возбуждения памяти 1 с-го канала 1 содержит первый 40, второц 41 элементы 2-2 И-ИЛИ, третий 42, четвертый 43, пятый 44 и шестой 45, седьмой 46, и восьмой 47 элементы 3-2 И-ИЛИ и селектор-мультиплексор 48 шестнадцати каналов на один, причем первый 10, второй 11, третий 12 и четвертый 13 входы блока 3 подключены соответственно к первому, второму, третьему и четвертому разрядам кодового управления селектора-мультиплексора 48, пятый 14, шестой 15,седьмой 16, восьмой 17, девятый 18,3 1279043 4фаз, шаг коммутации и направление переключений.Если в момент начала перехода содного режима на другой были включены г фаэ с номерами 1 с, (1 с+1)5Ь+г) и требуется переход на режим коммутации с параметрами Б , с 1и д,з, то при приходе очередноготактового импульса число включенных фаз при Бг увеличивается на 10единицу и будут включены фазы с номерами (Е+г ), (с+г +1),В+с. +г)при направлении "Вперед" и .с номерами Ь-г -1)Ь-с +г) при направлении "Назад"а при цг чис1зло включенных фаз уменьшается наединицу и в соответствии с выражениями (1) и (2) будут включены Ь+Г +1),з(к+г +2),.,Ь+г +г+1) фазы при направлении "Вперед" и (1 с-г ), Ь - 20гз+1)Ь-с +г) при направлении "Назад".Таким образом, за такты переходас одного режима на другой шаг коммутациио; - (2 с +1)7/ш переключения 25фаз производятся по заданному направлению и происходит с каждым тактомкоммутации изменение числа включенных фаз.,При достижении заданного числа 30Били цраспределение тактовых импульсов начинает производиться поописанному режиму, соответствующему заданным Б, ц ис = (С +1) 29 ш,ьРаспределитель (фиг. 1) содержит З 5ш каналов 1, каждый из которых состоит из Р-триггера 2 с тактовым, информационным и установочными входами, прямой выход которого являетсявыходом канала 1, блока 3 формирования функций возбуждения памяти,первого 4 и второго 5 элементов 2 И-НЕ,выход первого элемента 2 И-НЕ 4 подключен к установочному Б-входу Ртриггера 2 канала 1 и к второму входу второго элемента 2 И-НЕ 5 этогоканала, выход которого соединен сустановочным К-входом Р-триггера 2этого канала.Распределитель также содержит так товую шину 6, подключенную к тактовым входам Р-триггеров 2 всех каналов, шину 7 сигнала рабочего состояния распределителя, подключенную кпервым входам первого 4 и второго 5 55элементов 2 И-НЕ всех каналов, ш-разрядную шину 8 начальной кодовой комбинации выходов распределителя, каж 1279043десятый 19, одиннадцатый 20 и двенадцатый 21 входы блока 3 подключены соответственно к третьему, седьмому, одиннадцатому, пятнадцатому, четвертому, восьмому, двенадцатому и шестнадцатому входам селектора- мультиплексора 48, тринадцатый 22 вход блока 3 соединен с четвертыми входами третьего 42 и четвертого 43 элементов 2-2 И-ИЛИ, четырнадцатый 23 вход блока 3 - с четвертки входами первого 40 и второго 41 и с вторым входом восьмого 47 элементов 2-2 И-ИЛИ, пятнадцатый 24 вход блока 3 - с вторыми входами шестого 45 и седьмого 46 элементов 3-2 И-ИЛИ, шестнадцатый 25 вход блока 3 - с третьими входами первого 40, второго 41, третьего 42 и четвертого 43 и с вто рым входом первого 40 элементов, семнадцатый 26 вход блока 3 - с первыми входами всех элементов 2-2 И-ИЛИ и 3-2 И-ИЛИ, восемнадцатый 27 вход блока 3 - с третьими входами пятого 44, 25 шестого 45, седьмого 46 и восьмого 47 и с вторым входом пятого 44 элементов 3-2 И-ИЛИ, девятнадцатый 28 вход блока 3 - с вторыми входами второго 41 и третьего 42 элементов ИЛИ, ЗО двадцатый 29 вход блока 3 - с вторым входом четвертого 43 и с четвертымивходами пятого 44 и шестого 45 элементов 3-2 И-ИЛИ, а двадцать первый 30 вход блока.3 подключен к четвертым входам седьмого 46 и восьмого 47 элементов 3-2 И-ИЛИ, выход первого 40 элементов 2-2 И-ИЛИ подключен к первому входу селектора-мультиплексора 48 и к первому 31 выходу блока 3, выход второго 41 - к пятому входу селектора-мультиплексора 48 и к второму 32 выходу блока 3, выход третьего 42 - к девятому входу селектора- мультиплексора 48 и к третьему 33 45 выходу блока 3, выход четвертого 43 - к тринадцатому входу селектора-мультиплексора 48 и к четвертому 34 выходу блока 3, выход пятого 44 - к второму входу селектора-мультиплек сора 48 и к пятому 35 выходу блока. 3, выход шестого 45 - к шестому входу селектора-мультиплексора 48 и к шестому 36 выходу блока 3, выход седьмого 46 вк десятому входу селектора-мультиплексора 48 и к седьмому 37 выходу блока 3, выход восьмого 47 - к четырнадцатому входу се -лектора-мультиплексора 48 и к восьмому 38 выходу блока 3, а выход селектора-мультиплексора 48 подключенк девятому 39 выходу блока 3.Распределитель работает следующим образом.В начальном состоянии на ш-разрядную шину 8 начальной кодовой комбинации выходов распределителя (С 1,С 2 С С ) подается код,каждый к-й из ш-разрядов которогоидентичен требуемому исходному состоянию выхода Е-го канала распределителя. После включения питания нашине 7 сигнала рабочего состоянияраспределителя имеется уровень логической "1", на выходе первого 4 элемента 2 И-НЕ каждого 1-го канала 1инверсия сигнала С исходного состояния выхода Е-го канала 1, на выходе второго 5 элемента 2 И-НЕ Е-гоканала 1 - сигнал, идентичный С,следовательно, состояние выхода Ртриггера 2 1-го канала 1 идентичносигналу С и кодовая комбинация навыходах распределителя идентична заданной на разрядах шины 8 начальнойкодовой комбинации выходов распределителя.Коммутация выходов распределителяосуществляется после переключениясигнала. рабочего состояния на шине 7в логический "0" тактовыми импульсами, поступающими по тактовой шине 6.В зависимости от кода шины 9 управления режимами и направлением коммутации на информационный Р-вход Ртриггера 2 Е-го канала 1 с девятого39 выхода блока 3 этого канала поступает сигнал Р логическое значе)ние которого определяется по логическим функциям, приведенным в таблице, в которой обозначено:Р,Р+Р , - логическое состояние прямыхвыходов Р-триггеров 1 с-го, Ос+1)-го и%+2)-го, %+3)-го и %+4)-го каналов 1,При поступлении очередного д-готактового импульса по тактовой шине6 состояние выхода каждого 1 с-го канала 1 устанавливается идентичным логическому состоянию Р зависящему1279043 Продолжение таблицы Код управления 12-123-23-234 123-12-щ 1 2-щ 1 12-234-45-5 б 7 --1 1 1 1 1 О 0 1 1 0 1 1 1 1 0 Функция воэбуждения памяти П Режим коммутации1279043 оставитель В.Алф дактор С,Пекарь ед В.К ректор С.Черни Зака Подписноего комитета СССРий и открытийаушская наб., д. 4/ оизводственно-полиграфическое предприятие 52/57 ВНИИПИ по 113035, Тираж 631 Государственн елам изобретен осква, Ж, жгород, ул, Проектная