Устройство для контроля параметров

СОЮЗ СОВЕТСНИХкккккмшвРЕСПУ БЛИН ИЮ 01) А 1(504 С 06 Р 15 46 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТНЕННЬ 9 ХОМИТЕТ СССРпО делАм изОБРетений и ОтнРытю(71) Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистическойреволюции(56) Электрические методы автоматического контроля,/Под ред. К.Б. Карандеева. - М.-Л,: Энергия, 1965, с. 333,рис. 12-2,Авторское свидетельство СССРР 746559, кл, С 06 Р 15/46, 1978(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАМЕТРОВ(57) Изобретение относится к автома" тике и вычислительной технике и может быть использовано при допусковом контроле радиоэлектронных устройств. Цель изобретения - повышение точности устройства - достигается введением блоков масштабирования и формирования уставок с их связями, что позво ляет уменьшить влияние мультипликативной составляющей систематической погрешности измерительно-преобразовательного тракта. 2 ил.Изобретение относится к автомати=ке и вычислительной технике и можетбыть использовано для допусковогоконтроля радиоэлектронных устройств,Цель изобретения - повышение точности устройства.На Фиг. 1 дана схема предлагаемого устройства," на Фиг, 2 - схемаформирователя уставок,Устройство содержит формирователь1 тестовых сигналов, первый 2 и второй 3 коммутаторы, согласующий блок4, третий коммутатор 5, блок 6 масштабирования, четвертый коммутатор 7,аналого-цифровой преобразователь 8,пятый коммутатор 9, формирователь10 уставок, блок 11 допускового контроля, блок 12 памяти, пульт 13 управления, дешифратор 14 команд, спервого по четвертый регистры 15-18,элемент ИЛИ 19, задатчик 20 временных сигналов, фотосчитыватель 21,дешифратор 22 адреса, первый 23 ивторой 24 блоки регистров. Формирователь 10 уставок содержитумножители 25 и 26 и регистры 27и 28.Устройство работает в два цикла."предварительная калибровка измерительно-преобразовательного тракта иформирование уставок; собственноконтроль,До начала работы оператор подсоединяет второй выход коммутатора 2 квходу контролируемого объета и выходконтролируемого объекта к второмуинформационному входу коммутатора 3.Б начале первого цикла операторс пульта 13 управления задает параметры тестового сигнала (амплитуда,частоту, длительность, период и т,д,)необходимые для конкретного случая,Эта информация помещается на общуюинформационную шину. Затем операторзадает код адреса регистра 15, который после прохождения дешифратора 14преобразуется в команду "Занесение",поступающую на управляющий вход регистра 15, и в этот регистр заносится информация с общей шины, С выходарегистра 15 информация поступает науправляющий вход формирователя 1,на выходе которого после этого устанавлиьается заданный тестовый сигнал. Затем оператор аналогичным образом заносит в регистры 16 и 17 коды, соответствующие значениям нижнейи верхней границ допусковой области. 78894 2После этого оператор устанавливает в фотосчитыватель 21 перфоленту с программой контроля. При. правильно установленной перфоленте фотосдвигатель вырабатывает сигнал "Готов", которыйпоступает на управляющий вход регистра 18. Затем оператор с пульта 13 управления вводит код, который, пройдя дешифратор 14, преобразуется в команду "Пуск" и подается на информационный вход регистра 18 и на первый управляющий вход задатчика 20, При наличии сигнала "Готов" команда"Пуск" с выхода регистра 18 поступает на первый вход элемента ИЛИ 19,с выхода которого она поступает назапускающий вход фотосчитывателя 21,тем самым запуская его, Фотосчитыватель 21 считывает с перфоленты 1байт информации, представляющий собой управляющее слово определенногоблока, состоящее из кода адресаблока и информации о режиме работы25данного блока. Эта информация помещается на общую магистраль, соединенную с информационными входами блока 23 регистров. Код адреса блокапоступает на вход дешифратора 22,с выхода которого снимается команда"Занесение", поступающая на соответствующий адресу блока, управляющий вход блока 23 и информация с магистрали заносится в данный регистр.После этого задатчик 20 по заложен 35 ной в него программе вырабатываеткоманду "Шаг", которая подается навторой вход элемента ИЛИ 19, темсамым опять запуская Фотосчитыватель 21, и таким образом информацияо режиме работы всех блоков устройства заносится в блок 23 до тех пор,пока с перфоленты не считываетсякоманда "Конец цикла . К этоМу моменту времени на выходах блока 23, соединенных с информационными входамиблока 24, находится информация орежимах работы всех блоков в течениипервого цикла работы устройства. Команда "Конец цикла" с выхода дешиф 50 ратора 22 поступаег на второй управляющий вход задатчика 20, который вопределенной последовательности начинает вырабатывать команды "Занесение",55Первой вырабатывается команда"Занесение", поступающая на первый управляющий вход блока 24, и с первого выхода блока 24 снимается сиг278894 Тестовый сигнал через коммутатор 3 и блок 4 поступает на вход коммутатора 5, В этот момент времени по команде "Занесение" поступает на третий управляющий вход блока 24, с третьего выхода которого снимается сигнал, поступающий на управляющий вход коммутатора 5, по которому информационный вход коммутатора 5 подключается к первому выходу. Преобразованный тестовый сигнал через коммутатор 5 поступает на вход блока 6, в котором преобразуется прямо пропорционально номинальному значению контролируемого параметра. Затем масштабированный тестовый сигнал с выхода блока 6 поступает на первый информационный вход коммутатора 7. В этот момент времени команда "Занесение" поступает на четвертый управляющий вход блока 24, с четвертого выхода которого снимается сигнал, поступающий на управляющий вход коммутатора 7, который подключает первый информационный вход коммутатора 7 к выходу. Сигнал с выхода блока 6 через коммутатор 7 поступает на вход АЦП 8. В этот момент времени команда "Занесение" поступает на пятый управляющий вход блока 24, с шестого выхода которого снимается сигнал, поступающий на управляющий вход блока 8, по которому в этом блоке осуществляется преобразование входного сигнала в код. Код с выхода блока 8 поступает на вход коммутатора 9. В этот момент времени команда Занесение" поступает на шестой управляющий вход блока 24, с шестого выхода которого снимается сигнал поступающий на управляющий вход коммутатора 9, подключающий информационный вход коммутатора к первому выходу, Код через 31 нал, поступающий на управляющий вход коммутатора 2, который подключает его информационный вход к первому выходу. Тестовый сигнал с выхода блока 1 через коммутатор 2 поступает на первый информационный вход коммутатора 3. В этот момент времени команда "Занесение" подается на второй управляющий вход блока 24, со второго выхода которого снимается сигнал, поступающий на управляющий вход коммутатора 3, который подключает первый информационный вход коммутатора к выходу. 30 35 4 О 45 50 55 коммутатор 9 поступает на первый информационный вход формирователя 10.В этот момент времени команда пЗанесение" поступает на восьмой информационный вход блока 24, с восьмоговыхода которого снимается сигнал,поступающий на управляющие входы блока 12, по которому коды нижней иверхней уставок с выходов регистров16 и 17 соответственно поступаютчерез блок 12 на второй и третий информационные входы формирователя 10.В этот момент времени команда нЗанесение" поступает на седьмой управляющий вход блока 24, с седьмого выхода которого снимается сигнал, поступающий на управляющий вход формирователя 10, по которому в нем осуществляется формирование уставок путем умножения кодов границ допусковой области на код тестового сигнала.Сформированные уставки с выходовформирователя 10 поступают на второйи третий информационные входы блока 11. На этом первый цикл .работы системы заканчивается.В начале второго цикла с девятого выхода задатчика 20 снимается команда "Шаг", которая после прохождения элемента ИЛИ 19 снова запускает фотосчитыватель 21. После этого в блок 24, также как и в первом цикле, заносится информация о режимах работы блоков системы в течение второго цикла - цикла контроля,После того, как на второй управляющий вход задатчика 20 с девятого выхода дешифратора 22 поступает команда "Конец цикла", задатчик 20 начинает вырабатывать команды "Занесе 11ние , поступающие в определенной последовательности на управляющие входы блока 24. Вначале команда "Занесение" поступает на управляющий вход блока 24 и с его первого выхода снимается сигнал, поступающий на управляющий вход коммутатора 2, по которому информационный вход коммутатора 2 подключается к второму выходу. Тестовый сигнал с выхода формирователя 1 через коммутатор 2 поступает на вход объекта контроля, с выхода которого отклик на воздействие тестового сигнала поступает на второй информационный вход коммутатора 3. В этот момент времени команда 13 анесениеиФ поступает на второй управляющий вход блока 24, со второго выхода которого снимается сигнал, поступающий на уп1278894 6Сигнал х через коммутаторы 2 и 3блок 4 согласования и коммутатор 5поступает на вход блока 6, где преобразуется пропорционально номиналь 5 ному значению контролируемого пара- метра х =а(х+д) (1+),И =а (х+Ь) (1+Дф)Ив ИКвф в о н а н 1 у=ах,Математически все представленное выше можно описать следующим образом. 50 С выхода блока 1 снимается тестовьщ сигнал хх=х +8 равляющий вход коммутатора 3, по которому второй информационный вход коммутатора подключается к выходу. Отклик на воздействие тестового сигнала через коммутатор 3 поступает на вход блока 4, с выхода которого поступает на информационный вход коммутатора 5. В этот момент времени команда "Занесение" поступает на третий управляющий вход блока 24, с третьего выхода которого снимается сигнал, поступающий на управляющий вход коммутатора 5, по которому информационный вход коммутатора соединяется со вторым выходом. Отклик через коммутатор 5 поступает на второй информационный вход коммутатора 7. В этот момент времени команда Занесение поступает на четвертый управляющий вход блока 24, с четвертого выхода которого снимается сигнал, поступающий на управляющий вход коммутатора 7, по которому второй информационный вход коммутатора подключается к выходу, Отклик через коммутатор поступает на вход АЦП 8, В этот момент времени команда "Занесение" поступает на пятый управляющий вход блока 24; с пятого выхода которого снимается сигнал, поступающий науправляющий вход блока 8, по которому в этом блоке осуществляется преобразование отклика в код. Код с выхода блока 8 поступает на информационный вход коммутатора 9. В этот момент времени команда "Занесение" поступает на шестой управляющий вход блока 24, с шестого выхода которого сиимается сигнал, поступающий на управляющий вход коммутатора 9, по которому информационный вход коммутатора подключается к второму выходу. Код отклика через коммутатор 9 поступает на первый информационный вход блока 11, где сравнивается со сформированными кодами уставок. На этом работа системы заканчивается. 10где а - номинальное значение контроюлируемого параметра;Ь - аддитивная погрешность иэ- мерительно-преобразовательного тракта;- мультипликативная погрешность измерительно-преобразовательного тракта.Сигнал х" через коммутатор 7 поступает на вход АЦП 8, где кодируется. Код тестового сигнала, прошедщего весь измерительно-преобразовательный тракт, определяется как И С выхода блока 8 код И через коммутатор 9 поступает на вход блока 10, где происходит формирование уставок Иц и Ив где Ки Кв - коды номинальных значений нижней и верхней 35 границ области допускасоответственно,Сформированные коды уставок поступают на входы блока 11, Затем тестовый сигнал х через коммутатор 2 поступает на вход контролируемого объекта, с выхода которого снимается отклик на воздействие тестового сигнала у где а - действительное значение контролируемого параметра,Отклик у через коммутатор 3, блок 4 согласования, коммутаторы 5 и 7 поступает на вход АЦП 8, где кодируется. Код отклика И с учетом погрешностей измерительно-преобразовательного тракта имеет следующий вид:где х, - номинальное значение тестового сигнала;оо - аддитивная погрешность, вносимая блоком 1. И=(у+ь) (1+) . Код И с выхода АЦП 8 через коммутатор 9 поступает на вход блока 11, 1278894где происходит его сравнение с кодами сформированных уставок Х н и Ибпо правилу Бс ИИВ Осуществив ряд простейших преобразований,:получаем: а, (х+ Ь) (1+) К дс(у+Ь) (1+) с а(х+Ь)" 10а (1+ - )са+ - са (1+ - )Ь Ьх Ь х а(1+б) са+бса (1+б) . При выполнении условия Ь (х,б. =Опоследнее выражение принимаетвид асаса Таким образом, изобретение позволяет контролировать аналоговые параметры радиоэлектронных устройств с высокой точностью, так как на 50 результат контроля не будут влиять такие погрешности: погрешность формирования тестового сигнала; аддитивная составляющая систематической погрешности измерительно-преобразо-вательного тракта; мультипликативная составляющая систематической погрешности измерительно-преобразовательного тракта. 25Из последнего выражения видно, что применение предлагаемой системы позволяет исключить влияние на результат контроля мультипликативной составляющей систематической погрешнос ти измерительно-преобразовательного тракта. Кроме того, так как величина аддитивной составляющей погрешности измерительно-преобразовательного тракта много меньше величины тесто вого сигнала, то их частное будет пренебрежимо мало. Обозначив бЬ-- получаемх Так как при контроле аналоговых параметров радиоэлектронных устройств основной погрешностью, влияющей на результаты контроля, является частотная погрешность, представляющая собой мультипликативную составляющую систематической погрешности, то в устройстве могут быть применены блоки 1, 4 и 8 более низкой точности, если систематические составляющие погрешностей двух последних (4 и 8) являются преобладающими, а случайные составляющие имеют пренебрежимо малые значения.Применение предлагаемого устройства позволяет повысить точность, а следовательно, и достоверность контроля таких параметров радиоэлектронных устройств, как, например: коэффициент неравномерности АЧХ; коэффициент нелинейности АХ; коэффициент амплитуды; коэффициент Ферми; коэфФициЕнт пульсаций; коэффициент гармонии и другие.Использование предлагаемого устройства позволяет полностью автоматизировать процесс контроля и повысить производительность труда, так как нет необходимости перепроверять контролируемые параметры, признанные негодными из-за влияния перЕчисленных выше погрешностей,Ф о р м у л а изобретенияУстройство для контроля параметров, содержащее формирователь тестовых сигналов, выход которого соединен с информационным входом первого коммутатора, один выход которого является выходом устройства, а другой выход подключен к первому информационному входу второго коммутатора, второй информационный вход которого является входом устройства, а выход подсоединен через согласую щий блок к информационному входу третьего коммутатора, первый выход которого подключен к первому информационному входу четвертого коммутатора, выходом подключенного к информационному входу аналого-цифрового преобразователя, выход которого подключен к информационному входу пятого коммутатора; выходы первой группы которого соединен с одними входами блока допускового контроля, выход которого является инфор12788 35 мационным выходом устройства, входыдешифратора команд и информационныевходы регистров с первого по третийявляются установочными входами устройства, управляющие входы регистров с первого по третий подключенысоответственно к первому, второмуи третьему выходам дешифратора команд, выход первого регистра соединен с управляющим входом формирователя тестовых сигналов, выходы второго и третьего регистров подключенык информационным входам блока памяти, четвертый выход дешифратора команд соединен с информационным входом четвертого регистра, выходомподключенного к первому входу элемента ИЛИ и первому управляющему входу задатчика временных сигналов, выход элемента ИЛИ соединен с входом 10фотосчитывателя, управляющий выходкоторого подсоединен с управляющемувходу четвертого регистра, адресный выход - к входу дешифратора адреса, с первого по восьмой выходы которого подсоединены к управляющимвходам первого блока регистров, информационные входы которого соединены с информационными выходами фотосчитывателя, девятый выход дешифра- З 0тора адреса соединен с вторым управляющим входом задатчика временныхсигналов, с первого по восьмой выходы которого подключены к управляющим входам второго блока регистров,94 1 Оинформационные входы которого соединены с выходами первого блОка регистров, выходы с первого по шестойи восьмой выход второго блока регистров соединены с управляющимивходами коммутаторов с первого почетвертый, с управляющим входом аналого-цифрового преобразователя, суправляющим входом пятого коммутатора и с управляющим входом блокапамяти соответственно, девятый выход таймера соединен с вторым входом элемента ИЛИ, о т л и ч а ю -щ е е с я тем, что, с целью повышения точности, в него введены блокмасштабирования и формирователь уставок, содержащий первый и второйумножители, пятый и шестой регистры,информационные входы которых соединены соответственно с выходами первого и второго умножителей, выходыпятого и шестого регистров подключены к другим входам блока допускового контроля, управляющие входыумножителей соединены с седьмым выходом второго блока регистров, первые информационные. входы умножителей соединены с выходом пятого коммутатора, а вторые информационныевходы первого и второго умножителейподсоединены к соответствующим выходам блока памяти, второй выход коммутатора через блок масштабированияподключен к второму информационномувходу четвертого коммутатора.