Устройство для фиксации неустойчивых сбоев

(19) (1 22 м 4 С ПИСАНИЕ ИЗОБРЕТЕНИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ОСУДАРСТВЕННЫЙ КОМИТЕТ ССС пОделАм изОБРетений и ОтнРы(54) УСТРОЙСТВО ДЛЯ ФИКСАЦИИ НЕУСТОЙЧИВЫХ СБОЕВ(57) Изобретение относится к вычислительной технике. Целью изобретенияявляется расширение функциональныхвоэможностей устройства за счет фиксации всех разновидностей сбоев, накоп,ления информации и последующей диагностики. Устройство контролирует информацию не только по составу, но также фиксирует временные сбои. Оно содержит схему поразрядного сравнения,блок обмена, блок памяти, счетчик,распределитель импульсов, два блокаиндикации, регистр, три триггера,пять элементов И и два элемента ИЛИ.Изобретение относится к вычислительной технике,Целью изобретения является расширение функциональных возможностейусгеройства за счет фиксации всех 5разновидностей сбоев, накопления информации и последующей диагностики,На фиг.1 представлена структурнаясхема устройства для фиксации неустойчивых сбоев; на фиг2 - структурная схема блока обмена.Устройство содержит (фиг.1) первый элемент И 1, схему 2 поразрядного сравнения, первый элемент ИЛИ 3,блок 4 обмена, блок 5 памяти, первыйтриггер 6, счетчик 7, распределитель8 импульсов второй элемент ИЛИ 9,второй элемент И 10, первый блок 11индикации, третий 12 и второй 13триггеры, третий 14, четвертый 15 и 20пятый 16 элементы И, регистр 17,второй блок 18 индикации, информационный вход 19 устройства, двунаправленную шину 20 обмена устройства, вход 21 начальной установки,вход 22 запуска цикла контроля, тактовый вход 23 устройства,Блок 4 обмена имеет второй раз решающий вход 24, первый 25 и второй26 информационные входы, группу ин- З 0формационных входов 27, установочныйвход 28, первый разрешающий вход 29,первый 30 и второй,31 выходы,и содержит (фиг.2) первый элемент ИЛИ 32,вторую группу элементов И 33, первыйраспределитель 34 импульсов, триггер35, первую группу элементов И 36регистр 37, второй элемент ИЛИ 38,первый дешифратор 39, генератор 40одиночных импульсов, элемент И 41, 40второй распределитель 42 импульсов,второй дешифратор 43 и элемент 44задержки,Блок 4 обмена предназначен для организации связи с внешней ЗВМ по кана лу 20 обмена и.организации записи(чтения 1 информации в блок 5 памяти.Блок 5 памяти предназначен дляхранения информации о сбоях и можетбыть выполнен в виде набора регистров или групп элементов памяти.Распределитель 8 импульсов предназначен для фиксации длительности циклаконтроля одной тестовой посылки и.может быть выполнен на кольцевых ре. гистрах сдвига.Блок 4 обмена работает следующимобразом. Сигнал начальной установки, поступающий по входной шине 28 производитустановку распределителей 34 и 42 импульсов в исходное состояние и черезэлемент ИЛИ 38 устанавливает в нулевое состояние триггер 35,Триггер 35 предназначен для формирования и выдачи в канал 20 обменаустройства сигнала наличия информации в выходном регистре 37.На выходах 25-27 постоянно имеются информационные коды, но запись ихв регистр 37 и выдача в шину 31 длязаписи в блок 5 памяти осуществляется по сигналу несравнения, поступающему по шине 24, или по сигналу конца контроля, поступающему по шине 29,При наличии на входе одного изэтих сигналов триггер 35 устанавливается в единичное состояние, а информация с входных шин 25-27 через подготовленные элементы И 36 и 33 соответственно записывается в регистр 37и выдается в шину 31 для записи вблок 5 памяти. Одновременно по сигналу несравнения или конца контролясигнал с выхода элемента ИЛИ 32 поступает на счетный вход распределителя 34 импульсов, формирующего наодном из своих выходов импульс, покоторому дешифратор 39 формируеткод адреса записи информации в блок5 памяти и выдает его в выходную шину 31.По сигналу наличия информации ввыходном регистре 37, сформированно-му триггером 35 и поступившему пошине Ш,в канал 20 обмена, по шинеШиз канала 20 обмена может поступить сигнал опроса, который переводит триггер 35 в нулевое состояние, Обмен сигналами по шинам Шои 11, свидетельствует о выдаче в ка-.нал 20 обмена по шинам Ш - Ш диаг-ностической информации с выходов выходного регистра 37,Таким образом, осуществляетсяобмен информацией между устройствоми внешним устройством.(не показано).По окончании контроля устройствообеспечивает возможность отображениядиагностической информации, хранящейся в блоке 5 памяти, в блоке 18индикации.Для этого необходимо тумблерОткл,-разовый" установить в положение "Разовый", Нажатием кнопкиВвод генератор 40 одиночных импуль 126577710 сов Формирует одиночный импульс, который через подготовленный элементИ 41 поступает на синхровход распределителя 42 импульсов. Сигнал с первого выхода распределителя 42 импульов поступает на вход дешифратора43 адреса чтения, на выходе которогоФормируется код адреса чтения.Одновременно с выдачей кода адреса чтения в .шину 31 по шине 30 свыхода элемента И 41 на вход блока18 индикации поступает сигнал разрешения отображения информации с блока 5 памяти,Таким образом, нажимая на кнопку 15"ВвоД" можно поочередно отобразитьв блоке 18 индикации всю диагностическую информацию, записанную в блок 5памяти в процессе контроля,Устройство работает следующим об" 20разом,На вход 21 начальной установки устройства поступает сигнал, устанавливающий в исходное состояние двоичныйсчетчик 7, распределитель 8 импульсов, блок 4 обмена, в единичное состояние - первый, триггер 6 и черезэлемент ИЛИ 9 второй триггер 13.Высокие уровни с единичных выходов первого 6 и второго 13 триггеров З 0подготавливают соответственно второй10 и третий 14 элементы Й к приемусигналов запуска цикла контроля итактовых импульсов.На вход 22 запуска цикла контроля35поступают импульсы запуска тестовыхпосылок цикла контроля, Формируемыхконтролируемым устройством (не показано) по одному и тому же алгоритму.Длиеьось циа конрл определяется разрядностью распределителя8 импульсов, на синхровход которогопоступают импульсы запуска с входной шины 22 через элемент И О.РС приходом на вход 22 первого им пульса запуска на информационныйвход 19 устройства поступает тестовая посылка первого цикла контроля,которая проходит через подготовленный элемент И 1 и записывается в регистр 17, Элемент И 1 в этом случаеподготовлен сигналом с первого выхода распределителя 8 импульсов, насинхровход которого одновременно спервой тестовой посылкой поступает 55первый импульс запуска.Кроме того, тестовая посылка поступает на первый вход схемы 2 поразрядного сравнения, но сравнениене производится, Сравнение тестовыхпосылок в схеме 2 поразрядного сравнения производится только в моментыприхода тактовых импульсов на вход 23устройства, Импульс с первого выхода распределителя 8 импульсов такжеустанавливает третий триггер 12 вединичное состояние и по шине 27 поступает на вход блока 4 обмена. Высокий уровень с единичного выхода триггера 12 подготавливает элемент И 16,Элемент И 16 подготовлен триггером 12 к приему тактовшх импульсовв течение всего цикла контроля контролируемого устройства,С приходом последующих импульсовзапуска устройство осуществляет контроль на длительность обработки информации в контролируемом устройстве.Если в период между первым и последним импульсом запуска на вход 19устройства поступает информационнаяпосылка с выхода контролируемого устройства, а на вход 23 устройства -тактовый импульс, то никакого сравнения информационных посылок не происходит, так как тактовый импульсче-рез элемент И 14 не проходит, Однакоустройство обеспечивает прохождениетактового импульса через элемент И 16на разрешающий вход 24 блока 4 обмена,Тактовый импульс, поступивший по шине 24 на управляющий вход блока 4 обмена, обеспечивает разрешение передачи блоком 4 обмена информации о сбое в канал 20 обмена и записи в блок 5 памяти.В этам случае в канал 20 обмена и на вход блока 5 памяти через блок 4 обмена поступает информацияс выходов счетчика 7 и распределителя 8 импульсов,Если в момент прихода информационной посылки на вход 23 устройства не поступает тактовый импульс, то поступившая информационная посылка игнорируется. Появление на входе 23 устройства тактового импульса позже появления на входе 19 информационноЯ посылки обеспечивает регистрацию сбоя по времени.С приходом на вход 22 устройства предпоследнего импульса запуска данного цикла контроля на предпоследнем выходе распределителя 8 импульсов Формируется сигнал, который пере 1265777водит триггер 12 в нулевое состояниеи тем самым блокирует вход элементаИ 16, Таким образом, предпоследнимимпульсом запуска осуществляетсяпоДготовка устройства к заключительному этапу контроля - сравнению входной информационной посылки с содержимым регистра 17,С приходом последнего импульсазапуска распределитель 8 импульсовна последнем своем выходе формируетсигнал, который поступает на счетный вход двоичного счетчика 7 иувеличивает его значение на единицу,что соответствует номеру законченного цикла контроля. Кроме того, онподтверждает состояние триггера 13разрешения приема тактового импульса и разрешает отображение номерацикла в узле 11 индикации.Одновременно с приходом информационной посылки по входной шине 23устройства поступает тактовый импульс конца первого цикла контроля.По этому импульсу на выходе элемента И 14 Формируется импульс разрешения сравнения содержимого регистра17 и входной информационной посылки всхеме 2 поразрядного сравнения. Кроме 10 20 того, этот импульс переводит триггер 30 13 в нулевое состояние, блокируя вход элемента И 14.Схема 2 поразрядного сравнения при несравнении кодов, поступивших на ее входы, формирует код несравнения, который поступает на первый вход элемента ИЛИ 3 для формирования сигнала несравнения, разрешающего передачу информации в канал 20 обмена и в блок5 памяти. Сигнал несравнения, формиру-.0емый элементом ИЛИ 3, поступает по ши-,не 24 на разрешающий вход блока 4 обмена,Кроме того, код несравнения по шине 25 поступает на вход блока 4 обмена,По сигналу несравнения блок 4обмена формирует сигнал наличия информации для передачи и одновременно формирует код адреса записи диагностической информации (код двоично 50,го счетчика 7, код распределителя 8импульсов, код несравнения схемы 2поразрядного сравнения) в блок 5 памяти,При сравнении схемой 2 поразрядно, го сравнения кодов, поступивших наее входы, на выходах ее формируетсянулевой код, который соответствует,правильной работе контролируемогоустройстваПо такому коду не формируется сигнал несравнения и записьдиагностических данных в блок 5 памяти и выдача их в канал 20 обмена непроизводятся.Устройство переходит в состояние,соответствующее началу работы устройства: код двоичного счетчика 7 иузла 11 индикации соответствует номеру теста, прошедшего через контролируемое устройство.Таким образом, устройство осуществляет регистрацию сбоев при контроле,По завершении контроля последнегоцикла сигнал с последнего выходараспределителя 8 импульсов гасит информацию двоичного счетчика 7 и разрешает отображение в узле 11 индикации нулевого кода номера цикла, чтосвидетельствует о конце контроля,Сигнал переполнения с выхода двоичного счетчика 7 переводит в нулевоесостояние триггер 6 и поступает пошине 28 на вход блока 4 обмена,тем самым блокирует вход импульсовзапуска и формирует сигнал концаконтроля,Далее на вход 23 поступает тактовый импульс конца цикла контроля,а на вход 19 - информационная посылка.Дальнейшая работа устройства аналогична описанной.По завершении сравнения кодов независимо от его результата сформированные диагностические данные (кодыЬнесравнения, нулевой код двоичногосчетчика 7, нулевой код распределителя 8 импульсов) передаютя блоком4 обмена в канал 20 обмена и записываются в блок 5 памяти.Следующим этапом работы устройства является этап просмотра содержи-.мого блока 5 памяти.Содержимое блока 5 памяти просматривается на узле 18 индикации спомощью блока 4 обмена. При этомблоком 4 обмена в разовом режиме последовательно формируются адреса ячеек блока 5 памяти для просмотра ианализа содержимого в узле 18 индикации. Таким образом устройство обеспечивает непрерывность контроля и автоматическую выдачу диагностической информации в канал обмена и одновременно ее запись и накопление вблоке памяти для последующей диагностики в разовом режиме просмотра,Кроме того, устройство обеспечивает контроль не только по составуинформации, но и по длительности обработки информации контролируемымустройством, т.е. фиксирует временные сбои,Формула изобретения 1, Устройство для фиксации неустойчивых сбоев, содержащее первый элемент И, регистр, схему поразрядно. 5 го сравнения, первый элемент ИЛИ, первый блок индикации, счетчик, первый триггер, второй элемент И, причем информационный вход устройства соединен с первым информационным 0 входом схемы поразрядного сравнения, выход которой соединен с первым входом первого элемента ИЛИ, выход первого элемента И соединен с информационным входом регистра, вход запуска 25. цикла контроля устройства соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого триггера, информационный выход счетчика соединен с ин- ЗО формационным входом первого блока индикации, вход начальной установки устройства соединен с Я -входом первого триггера и установочным входом счетчика, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет Фиксации всех разновидностей сбоев, накопления информации и последующей диагностики, устройство содержит треО тий, четвертый и пятый элементы И, второй и третий триггеры, второй элемент ИЛИ, второй блок индикации, распределитель импульсов с . выходами, блок памяти, блок обмена, причем ин формационный вход устройства подключен к первому входу первого элемента И, вход начальной установки устройства подключен к первому входу второго элемента ИЛИ и установочным входам распределителя импульсов и блока обмена, выход схемы поразрядного сравнения соединен с первым информационным входом блока обмена, второй информационный вход блока обмена соединен с информационным выходом счетчика, группа информационных входов блока обмена соединена 1265777 8с первого по (ь - 1)-й выходами распределителя импульсов, выходы блокапамяти соединены с информационнымивходами второго блока индикации,управляющий вход которого соединенс первым выходом блока обмена, второй выход которого соединен с адресным входом блока памяти, выход переполнения счетчика соединен с Й -вхо 0 дом первого триггера и первым разрешающим входом блока обмена, второйразрешающий вход которого соединен свыходом первого элемента ИЛИ, входвыход блока обмена соединен с двунаправленной шиной обмена устройства,и-й выход распределителя импульсовсоединен с управляющим входом первогоблока индикации, со счетным входомсчетчика и вторым входом второго элемента ИЛИ, выход которого соединен с3-входом второго триггера, выход которого соединен с первым входомтретьего элемента И, выход которогосоединен с Й -входом второго триггера, с первым входом четвертого элемента И и с разрешающим входом схемы поразрядного сравнения, выход регистра соединен с вторым входом четвертого элемента И, выход которогосоединен с вторым информационным входом схемы поразрядного сравнения, первый выход распределителя импульсовсоединен с 8 -входом третьего триггера и вторым входом первого элементаИ, ( -1)-й выход группы выходов распределителя импульсов соединен с 1входом третьего триггера, выход которого соединен с первым входом пятогоэлемента И, выход которого соединен свторым входом первого элемента ИЛИ,выход второго элемента И соединен свходом синхронизации распределителяимпульсов, тактовый вход устройства -с вторыми входами третьего и пятогоэлементов И.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок обменасодержит генератор одиночныхимпульсов, два элемента ИЛИ, элемент И,две группы элементов И, триггер, ре". гистр, два распределителя импульсов1два дешифратора, элемент задержки,вход которого является первым разрешающим входом блока обмена, второйразрешающий вход которого подключенк первому входу первого элемента ИЛИ,второй вход которого соединен с выходом элемента задержки, установоч ный вход блока обмена подключен кпервому входу второго элемента ИЛИи установочным входам первого и вто-,рого распределителей импульсов, первый, второй информационные входы игруппа информационных входов блокаобмена подключены к первым входамэлементов И первой и второй групп,выход первого элемента ИЛИ соединенс-входом триггера, с вторымивходами элементов И первой и второйгрупп и входом синхронизации первогораспределителя импульсов, выходы которого соединены с группой информационных входов первого дешифратора, выходы второго распределителяимпульсов соединены с группой информационных входов второго дешифратора,выходы элементов И второй группы пер 65777 ового и второго дешифрятрров образуют второй выход блока обмена, входзапуска генератора одиночных импуль"сов и первый вход элемента И через 5 переключатели соединены с шиной единичного потенциала, выход генератора одиночных импульсов соединен свторым входом элемента И, выход которого соединен с входом синхрониза О ции второго распределителя импульов и является первым выходом блокаобмена, выход второго элемента ИЛИсоединен с Й -входом триггера, выходыэлементов И первой группы соединены 15 с группой информационных входов регистра, выход триггера, выходы регистра и второй вход второго элемента ИЛИ образуют вход-выход блокаобмена.1265777 оставитель Д.Ванюхинехред И.Ходанич Корректор В.Синицкая дактор И.Николайчук аз 5666/4 1303 оизводственно-полиграфическое предприятие, г.ужг ул., Проектна Тирам 671 НИИПИ Государственногпо делам изобретен осква, Ж, Раушск Подписнокомитета СССРй и открытийя наб., д.4/5