Аналого-цифровой преобразователь

(51)4 Н 03 М 1/3 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Шило В.Л. Линейные интегральные схемы в радиоэлектронной аппаратуре. - М.: 1977, с. 348, рис. 8,29.Авторское свидетельство СССР Р 1039025, кл. Н 03 К 13/026, 1983, (54)(57) 1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий блок выборки и запоминания, первый вход которого соединен с входной шиной, а выход подключен к первому входу формирователя разностного сигнала и первому входу первого цифрового амплитудного. анализатора, вторые входы которого соединены с соответствующими выходами первого блока опорных напряжений, а выходы через последовательно соединенные первый шифратор и блок памяти подключены к соответ. - ствующим входам первого цифроаналогового преобразователя, выход которого соединен с вторым входом формирователя разностного сигнала, выход которого соединен с первым входом второго цифрового амплитудного анализатора, вторые входы которого подключены к соответствующим выходам второго блока опорных напряжений, а выходы - к соответствующим входам второго шифратора, и блок управления вход которого соединен с шиной управ ления первый выход - с входом синхронизации блока памяти э а второй выход - с вторым входом блока выборки и запоминания, о т л и ч а ющ и й с я тем, что, с целью повьппения точности преобразования, в неговведены второй и третий цифроаналоговые преобразователи, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ-НЕ, управляемый генератор импульсов, счетчикимпульсов, кодирующий блок и регистрпамяти, при этом третий выход блока.управления соединен с первым входомсчетчика импульсов и с первым входомэлемента (ЛИ-НЕ, а четветрый выход -с входом синхронизации регистра памяти, выходы которого являются выходными шинами, входы младпшх разрядов соединены с соответствующимивыходами второго шифратора, входыстарших разрядов - с соответствуюп(ими выходами блока памяти, а входыстарших разрядов объединены с соответствующими входами второго цифроаналогового преобразователя и подключены к соответствующим выходамкодирующего блока, входы которогообъединены с соответствующими входами третьего цифроаналогового преобразователя и подключены к соответствующим выходам счетчика импульсов, второй вход которого соединенс выходом управляемого генератораимпульсов, вход которого подключенк выходу элемента ИЛИ-НЕ, второйвход которого соединен с выходом элемента ИСКЗПОЧАО(ЕЕ ИЛИ, первый ивторой входы которого соответственно подключены к выходам младшихразрядов первого шифратора и блокапамяти, причем выходы второго итретьего цифроаналоговых преобразователей соответственно соединеныс входами второго и первого блоковопорных напряжений.112. Аналого-цифровой преобразователь по п.1, о т л и ч а ю щ и й - с я тем, что блок управления выполнен на шести одновибраторах, вхсды первого третьего, четвертого и пятого иэ которых объединены и являются входом блока управления, а выходы второго, третьего, четвертого и шестого одновибраторов являются соответственно первым, вторым, третьим и четвертым выходами блока управления, причем выходы первого и пятого одновибраторов соединены соот 81144ветственно с входами второго и шестого одновибраторов.3. Аналого-цифровой преобразователь по п.1, о т л и ч а ю щ и й - с я тем, что кодирующий блок выполнен на сумматоре и резисторе, вход которого подключен к шине логической единицы, а выход - к первым входам сумматора, вторые входы которого являются входами кодирующего блока, вход переноса соединен с общейшиной, а выходы являются выходами кодирующего блока.Изобретение относится к вычислительной и измерительной технике иможет быть использовано для преобразования аналоговых сигналов в цифровой код в аппаратуре автоматическо" 5го контроля и управления, например,в составе устройств ввода аналоговыхсигналов-в ЭВМ,Цель изобретения - повышение точности преобразования. 1 ОНа Фиг.1 изображена структурнаяэлектрическая схема аналого-цифрового преобразователя (АЦП); на фиг.2 временные диаграммы входного напряжения 11 пороговых напряжений Б , 15и фнапряжений компенсации У , УиК 1 фуправляющих импульсов У ПупрП, П,., а Фиг.3схема блока опорных напряжений, нафиг,4 - то же, блока управления, 20на фиг.5 - то же управляемого генератора, на Фиг,б - то же, кодирующего блока. АЦП (фиг.1) содержит блок 1 вы- борки и запоминания, входную шину 2, формирователь 3 разностного сигнала, первый 4 и второй 5 цифровые амплитудные анализаторы, первый 6 и второй 7 блоки опорных напряжений, первый 8 и второй 9 шифраторы, блок 10 памяти, первый 11, второй 12 и третий 13 цифроаналоговые преобразователи (ЦАП), блок 14 управления, шину 15 управления, элементы ИСКЛЮЧАЯЦЕЕ ИЛИ 1 б и ИЛИ-НЕ 17, управляе 35 мый генератор 18 импульсов, счетчик 19 импульсов, кодирующий блок 20,регистр 21 памяти и выходные шины 22. Вход блока 1 выборки и запоминания соединен с входной шиной 2, а выход подключен к первому входу формирователя 3 разностного сигнала и к входу первого цифрового амплитудного анализатора 4, опорные входы которого соединены с соответствующими выходами первого блока 6 опорных напряжений, а выходы через последовательно соединенные первый шифратор 8 и блок 10 памяти подключены к соответствующим входам первого ЦАП 11, выход которого соединен с вторым входом формирователя 3 разностного сигнала, выход которого соединен с входом второго цифрового амплитудного анализатора 5, опорные входы которого подключены к соответствующим выходам второго блока 7 опорных напряжений, а выходы - к соответствующим входам второго шифратора 9, Вход блока 14 управления соединен с шиной 15 управления, а первый выход подключен к входу синхронизации блока 10 памяти. Второй выход блока 14 управления соединен с управляющим входом блока 1 выборки и запоминания, третий выход - с первым входом счетчика 19 и с первым входом элемента ИЛИ-НЕ 17, выход которого соединен с входом управпяемого генера тора 18 импульсов, к выходу которого подключен второй вход счетчика 19, а четвертый выход блока 141181 30 Формирователь разностного сигнала 3 представляет собой дифференциальный усилитель с коэффициентом передачи равным шестнадцати и временем установления не более 500 нс (реализован на микросхеме 154 УДЗ).. Первый 6 и второй 7 блоки опорных напряжений отличаются только номиналами резисторов и величиной тока протекающего через делитель и выполнены по одинаковой схеме (фиг.3). Каждый из блоков содержит источник 23 тока, резистивный делитель на резисторах 24-27, вход 28 и выход 29Блок 14 управления содержит шесть одновибраторов 30-35, вход 36, пер 50 55 управления соединен с входом синхронизации регистра 21 памяти.Информационные входы младших разрядов регистра 21 соединены с выходами второго шифратора 9, выход старших разрядов - с выходами блока 10 памяти, а выходы средних разрядов подключены параллельно к входам второго ЦАП 12, выход которого соединен с входом второго блока 7 10 опорных напряжений и к выходам кодирующего блока 20, входы которого параллельно подключены к вьпсодам счетчика 19 и к входам третьего ЦАП 13, выход которого соединен с входом первого блока 6 опорных напряжений. Первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 соединены соответственно с выходамимладших раз-, рядов первого шифратора 8 и блока 10 па. - 2, мяти,а выход подключен к второму входу .элемента ИЛИ-НЕ 17.Выходнойкод снимается с выходов регистра 21 памяти, подключенных к вьпсодным шинам 22.25В двенадцатиразрядном варианте АЦП первый ЦАП 11 выполнен на интегральной микросхеме К 1108 ПА 1 А, представляющей собой 12-разрядный ЦАП с временем установления выходного сигнала 400 нс. В настоящем варианте АЦП задействованы входы только четырех старших разрядов микросхемы. Второй 12 и третий 13 ЦАП реализованы на микросхемах К 1118 ПА 1, представляющих собой 8-разрядный ЦАП сЗ 5 временем задержки распространения 6 нс, Во втором ЦАП 12 задействованы четыре старших разряда микросхемы К 1118 ПА 1 а в третьем ЦАП 13 -40 четыре младших разряда. 144 4вый 38, второй 39, третий 40 и четвертый 41 выходы.Управляемый генератор 18 импульсов (фиг.5) содержит три двухвходовых элемента И-НЕ 42-44, резистор45, конденсатор 46, вход 47 и выход 48.Кодирующий блок 20 (фиг.6) содержит сумматор 49, вход переноса которого соединен с заявленной (нулевой) шиной 50, а на четыре входаподаны уровень логической единицыот.шины источника 51 питания черезрезистор 52, а также входную 53 ивыходную 54 шины.АЦП работает следукнщим образом.В момент временина шину 15управления поступает положительныйимпульс Н (фиг.2 в), запускающийблок 14 управления, на вьпсодах которого формируются управляющие имЧпр Нцпрг НЧорэ ЯЧпр 4. УпРавляющий импульс Нр на время5 Рг 2переводит блок 1 выборки и запомйнання в режим выборки. Одновременнона третьем выходе блока 14 управления формируется положительный (уровень логической единицы) импульс НЧустанавливающий счетчик 19 внулевое состояние. Импульс Н, з поступает также на первый вход элепрзмента ИЛИ-НЕ 17, на выходе которого устанавливается уровень логического нуля, запрещающий работу генератора18 импульсов, на выходе которого поддерживается высокий уровень .логической единицы. Цифровой код 0000 с выхода счетчика 19 поступает на вход третьего ЦАП 13, в результатечего на выходе последнего Формируется втекающий в ЦАП ток 1, компенсации, равный сумме токов четырехмладших разрядов ЦАП 131 =81 +41 +21 +1где 1 - ток младшего разряда ЦАЛ 1.3.Ток 1 о генератора 23 тока в первом блоке 6 опорных напряжений (фиг.3) устанавливается так, что выполняется условие 1 =1 . Таким обк оразом, напряжение компенсации (фиг.2,а), снимаемое с резистора 27 блока 6 опорных напряжений, равнок (1 о 1, ) Нар=0В момент времениблок 14 управления переводит блок 1 выборки и запоминания в режим хранения. Зафиксированное значение напряжения Бак поступает на вход цифрового ампли 1181144 б+0001 1111 50 10000т.е. код 0001 преобразуется в код0000, так как выход переноса приэтом не используется. Сйормированный код преобразуется вторым ЦАП 12в ток 1 компенсации, втекающий вЦАП, при этом он равен сумме токов тудного анализатора 4, преобразуя его в унитарный двоичный код, который в свою очередь преобразуется шифратором 8 в позиционный двоичный код. 5После завершения переходных процессов в момент времени й 5 по переднему фронту импульса управления Цпроисходит запись кода с выхоП(да первого шифратора 8 в блок 10 памяти, На первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 поступают одинаковые логические уровни и на его выходе устанавливается логический "0". 15Цифровой код с блока 10 памяти поступает на вход ЦАП 11, который преобразует ход в ток. Таким образом, на входе Формирователя 3 разностного сигнала, с учетом выходно О го напряжения блока 1 выборки и запоминания действует сигнал 3 (в шестнадцать раз)В моментзаканчивается действие импульса Б , на выходе эле мента ИЛИ-НЕ 17 устанавливается уровень логической единицы, разрешающий работу управляемого генератора 18 импульсов. Импульсы Б, с выхода генератора 18 подсчитываотся счетчиком 19 и ток 1 компенсации, втекающий в ЦАП 13; начинает умень-шаться, В результате напряжения компенсации Н =(1-1,ц ) Н начинает увеличиваться скачками Ь 1 в моменты времени 5- (Фиг.2 а)35Кодирующий блок 20 преобразует четырехразрядный код счетчика 19, в код, меньший на единицу младшегоразряда, т.е. код 0001, преобразу О ется в код 0000 и т,д. В рассматриваемом примере 12 и разрядного АЦП кодирующий блок 20 реализован на 4-х разрядном сумматоре, осуществляющем суммирование кода счетчика 19 45 с кодом 1111. В результате код 0001 преобразуется следующим образом четырех старших разрядов второго ЦАП 121=81 +41 +21 +1где 1 - ток четвертого разряда ЦАП12, 1 = 161.Ток 1 через резистивный делитель второго блока 7 опорных напряжений устанавливается так, что 1 =-1 для кода 0000. Таким образом, коду ОООО соответствует напряжение компенсации Б =О. Дальнейшее изменение напряжения Б прои . - ходит скачкообразно с нагом 1 в моменты времени .и 1 (йиг,26).В момент времени8 сумма порогового напряжения Н соответствующего порогу старшего сработавшего компаратора в цифровом амплитудном анализаторе 4, и напряжения компенсации У превышает входное напряжение 08, в результате чего состо - яние компаратора изменяется на противоположное, Соответственно изменяется значение младшего разряда на выходе первого шийратора 8 и на выходе логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 появляется логическая единица, а на выходе элемента ИЛИ-НЕлогический ноль. Управляемый генератор 18 импульсов прекращает генерацию импульсов и устанавливается соответственно в 1.Шкала Н пороговых напряжений второго цийрового амплитудного анализатора 5, которая имеет шаг квантования и , смесителя относительно нулевого уровня Бо на величину Б в результате чего действующее на входе цийрового амплитудного ана 1 лизатора 5 напряжение б 08 =-ЛБА 16 попадает в зону его квантования.К моменту временизаканчиваются переходные процессы в Формирователе разностного сигнала 3 (500 нс), в цифровом амплитудном анализаторе 5, шифраторе 9 и по переднему Фронту управляющего импульса Н происходит запись в регистр 21 памяти четырехраэрядных кодов с выходов блока 10 памяти (старшиеразряды), кодирующего блока 20(средние разряды) и второго шифрато"ра 9 (младшие разряды),В качестве примера рассмотрим кодирование 12-разрядным АЦП, имеющим шаг квантования 1 мВ и полную шкалу квантования 4.096 В, входного напряжения 0=291 мВ.Первый блок 67 .1 опорных напряжений делит всю шкалу АЦП на шестнадцать зон по 256 мВ. Таким образом, при кодировании Н =291 мВ в блок 10 памяти в момент времени заносится код 0001. На вход формирователя разностного сигнала 3 поступает дН 291 256 35 мВ, Величина шага компенсации Ь 1 задается током 1 и величиной резистора 27 и составляет 16 мВ. Шаг компенсации Ьу 16 и Л =256 мВ, так как 1 =161, Сумма напряжений 1+О превышает Па=291 мВ в момент временикогда Бн+Б,равно 256 + 6.2 = = 304 мВ, что соответствует коду 81144 80011 счетчика 19. На выходе кодирующего блока 20 образуется код 0010.Напряжение компенсации Н равно256.2=512 мВ. На входе цифрового амплитудного анализатора 5 действует1а Бщ= дБ 16 = 560 мВ. РазностььБ -Б = 48 мВ соответствует тремградациям шкалы квантования цифрового амплитудного анализатора 5, имею щего шаг квантования 1 =16 мВ,в результате чего на выходе второго шифратора 9 образуется код 0011,а на выходе регистра 21 памяти заФиксирован код 0001 0010 001.1, чтосоответствует двоичномукоду числа 291.181144 иг остав ь В.Войтабинец едактор М.Блана ектор Л.Пилипенко ехр 5949/60 Тираж 871 ВНИИПИ Государственного комитета по делам изобретений и открыти 113035, Москва, Ж, Раушская наб., ПодписноСССР ак илиал ПЛП "Патент", г. Ужгород, ул. Проектная, 4