Устройство для индикации

(прототип) . ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И (ЛЙРЫТЮ ОПИСАНИЕ К АВТОРСКОМУ С 84. Бюл. Управко и И.Л7. 11(088,8)орское свидетельство СССРл. С 09 С 3/00, 1970.(54)(57) УСТРОЙСТВО ДЛЯ ИНДИКАЦИИ,содержащее последовательно соединенные задатчик кодов и дешифратор, вы."ходы которого соединены с соответствующими информационными электродами соответствующих сегментных индикаторов, управляющие электроды которых через соответствующие каочи соединены с соответствующими выходамираспределителя импульсов, вход которого соединен с выходом генератораимпульсов и входом первого формирователя длительностй импульсов, выходкоторого через элемент задержки соединен с первым входом первого элемента И, второй вход которого соединен с выходом второго формирователя длительности импульсов, а выходсоединен с установочным входом первого триггера, информационный вход которого соединен с шиной нулевого потенфиала устройства, а выход первоготриггера соединен с одним из входоввторого элемента И, другой вход которого соединен с тактирующим входомпервого триггера и выходом второго.801124376 А триггера, вход которого соединен свыходом делителя частоты, вход ко. торого соединен с одним из входов второго формирователя длительности импульсов и одним из входов распределителя импульсов, соответствующий выход которого соединен с другим входом второго формирователя длительности импульсов, выход второго элемента И соединен с одним из входов первого элемента ИЛИ, выход которого соединен с управляющим входом дешифратора, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит блок сравнения, третий элемент И и после-довательно соединенные третий триггер, четвертый элемент И и второй элемент ИЛИ, выход которого соединен с управляющим входом задатчика кодов, другой вход второго элемента ИЛИ соединен с выходом первого триггера, выход первого формирователя Фей длительности импульсов соединен с одним из входов третьего и другим вхо- дом четвертого элементов И, второй ф выход третьего триггера соединен с управляющим входом блока сравнения и другим входом третьего элемента И, выход которого подключен к другому входу первого элемента ИЛИ, выход второго формирователя длительности импульсов соединен с входом третьего триггера, информационные входы блока сравнения соединены с соответствующими выходами дешифратора, а выход егоподключен к третьему входу первого элемента И, 11243Изобретение относится к автомати- ке и вычислительной технике и может быть применено в устройствах отображения цифровой информации.Известно устройство для индикации, содержащее последовательно соединенные регистры, элементы коммутации, дешифратор, блок опроса, формирователи и индикаторные элементы Я .Недостаток известного устройства 1 О обусловлен его низкой надежностью.Наиболее близким техническим решением к изобретению является устройство для индикации, содержащее последовательно соединенные задат чик кодов, дешифратор, сегментные индикаторы, ключи,распределительимпульсов и генераторимпульсов,выход которого соединен через первый формирователь длительности импульса, элемент задержки 20 первый элемент И с входом первого триггера,второй формирователь длительности импульса, последовательно соединенные делитель частоты, второй триггер, второй элемент И и первый 25 элемент ИЛИ, вход которого соединен с управляющим входом дешифратора 21 .Данное устройство характеризуется также низкой надежностью, связаннойЭО с невозможностью определения .неисправности типа обрыв в цепи управления сегмента (сегмент индикатора, элемент И-НЕ - дешифратор), выход из строя управляющего ключа (обрыв в цепи ключа) дешифратора, "корот- З 5 кое замыкание" в цепи сегмента индикатора.Цель изобретения - повьппение надежности устройства.Поставленная цель достигается тем, что в устройство для индикации, содержащее последовательно соединен- . ные задатчик кодов и дешифратор, выходы которого соединены с соответствующими информационными электрода-, 45 ми. соответствующих сегментных индикаторов, управляющие электроды которых через соответствующие ключи соединены с соответствующими выходами распределителя импульсов, вход 50 которого соединен с выходом генератора импульсов и входом первого формирователя длительности импульсов, выход которого через элемент задержки соединен с первым входом первого эле"5 мента И, второй вход которого соединен с выходом второго формирователя длительности импульсов, а выход 76соединен с установочным входом первого триггера, информационный вход которого соединен с шиной нулевого потенциала устройства, а выход первого триггера соединен с одним из входов второго элемента И, другой вход которого соединен с тактирующим входом первого триггера и выходом второго триггера, вход которого соединен с выходом делителя частоты, вход которого соединен с одним извходов второго формирователя длительности импульсов и одним из входов распределителя импульсов, соответствующий выход которого соединен с другим входом второго формирователя длительности импульсов, выход второго элемента И соединен с одним из входов первого элемента ИЛИ, выход которого соединен с управляющим входом дешифратора, введены блок сравне"ния, третий элемент И и последовательно соединенные третий триггер, четвертый элемент И и второй элемент ИЛИ, выход которого соединенс управляющим входом задатчика кодов, другой вход второго элемента ИЛИ соединен с выходом первого триггера, выход первого формирователя длительности импульсов соединен с одним из входов третье.о и другим входом четвертого элементов И, вто. - рой выход третьего триггера соединен с управляющим входом блока сравнения и другим входом третьего элемента И, выход которого подключен к другому входу первого элемента ИЛИ, выход второго формирователя длительности импульсов. соединен сф входом третьего триггера, информационные входы блока сравнения соединены с соответствующими выходами дешифратора, а выход его подключен к третьему входу первого элемента И.На фиг.1 представлена функциональная схема предлагаемого устройства на фиг,2 - временные диаграммы, поясняющие его работу на фиг.3- принципиальная схема блока сравнения. Устройство включает генератор 1 импульсов, распределитель 2 импульсов, ключи 3, сегментные индикаторы 4, формирователи 5 и 6 длительности импульсов, элемент 7 задержки, блок 8 сравнения, элемент 9 И, вход 10 устройства, триггер 11, делитель 12 частоты, триггер 13, элемент 14 И,элемент 15 ИЛИ, задатчик 1.6 кодов,элемент 17 И, триггер 18, дешифратор 19, элемент 20 ИЛИ, элемент 21И, шину 22 нулевого потенциала,Устройство работает следующим образом.Генератор 1 импульсов опроса переключает распределитель 2 импульсов,выходные сигналы которого обеспечи 1вают последовательное подключение ин О, дикаторов 4 к источнику питания посредством ключей 3.Сигналы с первого и последнеговыходов распределителя 2 импульсов,поступают на входы формирователя 5импульсов цикла индикации, которыйвырабатывает импульс длительностью,равной времени опроса всех индикаторов, входящих в устройство индикации.Формирователь 6(коротких импульсов), вход которого соединен с выходом генератора 1 импульсов, вырабатывает импульсы синхронно с подключением каждого индикатора к источ нику питания. Длительность импульсоввыбирается небольшой, чтобы не нарушить нормальной работы индикаторов4. Эти импульсы поступают на первыевходы элементов 17 н 21 И, на вторыевходы которых поступают сигналысоответственно с прямого и инверсного выходов триггера 18, на счетныйвход которого поступают импульсы свыхода формироватепя 5 импульсовцикла индикации.С выходов элементов 17 и 21 И импульсы через элемент 15 ИЛИ и элемент 20 ИЛИ поступают соответственно на вход гашения дешифратора 19 и на управляющий вход эадатчика 16 кодов,При наличии импульсов на входе гашения все выходы дешифратора 19 становятся открытыми схемами. Выходы дешнфратора соединяются с катодами45 (анодами) индикаторов 4 и с первыми входами блока 8 сравнения, на второй вход которого поступает сигнал с прямого выхода триггера 18При этом подаче импульсов на вход 5 б гашения дешифраторов соответствует единичный уровень сигнала на прямом выходе триггера 18.Блок 8 обеспечивает сравнение каждого из сигналов, поступающих на .первые входы,(сигналов с выхода дешифратора), с сигналом, поступающим на второй вход (сигналов с прямого выхода третьего триггер),и при нх несоответствии (неравно"значности) выдает сигнал, соответствующий логической "1",Следовательно, если цепь какоголибо сегмента индикатора оборваналибо имеет место короткое замыкание в цепи управления каким-либосегментом, то в соовтетствующей цепи на первый вход блока 8 поступает сигнал логического "0", а нз выходе блока неравноэначности появляется сигнал логической "1".В следующем цикле индикации триггер 18 переключается в нулевое состояние. При этом на второй входблока 8 поступает сигнал, соответствующий логическому "0", а импульсы с формирователя 6 через элемент21 И и элемент 20 ИЛИ поступаютна управляющий вход эадатчика 16кодов, обеспечивая на входе дешифратора 19 код, соответствующийсвечению всех сегментов индикаторов,Если при этом в цепи какого-либосегмента индикатора имеет место короткое замыкание или выход из строяуправляющего ключа (обрыв в цепиключа) дешифратора, то в соответствующей цепи на первый вход блока8 поступает сигнал логической "1",что также вызывает появление на выходе блока сигнала логической "1".Сигналы с вьыода блока 8 и формирователя 5 (импульсов цикла) поступают на входы второго элемента И 9На третий вход элемента 9 И поступаютимпульсы с формирователя 6 (корот-.ких импульсов) через элемент 7 задержки, обеспечивающие задержку переднего фронта импульсов, компенсирующую схемную задержку элементов 7,15, 21 и 8 или 21, 20, 16, 19 и 8.Эти ймпульсы разрешают прохождениесигнала с выхода блока 8 (сигналао неисправности в цепях сегментовиндикаторов) во время цикла индикации на первьй вход триггера 11 (в качестве которого используется 3триггер), вызывая при наличии неисправного сегмента его переключениев единичное состояние. Обратное пере ключение триггера в исходное (нуле-,вое) состояние осуществляется сигналом с выхода второго (счетного) трии"ера в каждом цикле контроля.Так как импульс с формирователя6 (коротких импульсов) поступаетсинхронно с опросом индикаторов, то таким образом производится проверка исправности цепей сегментов всех индикаторов устройства.При возникновении неисправности в цепи какого-либо сегмента, т.е. при переключении триггера 11 в еостояние, соответствующее логической "1", выходной сигнал триггера через второй элемент 20 ИЛИ поступает на управляющий вход задатчика кодов, с выхода которого на входы дешифратора 19 поступает код, соответствующий свечению всех сегментов индикаторов, и по несветящемуся сегменту определяется неисправный индикатор (цепь сегмента) .для идентификации режима подачи тестового кода предусматривается мигание всех индикаторов 4, на кото" рых высвечивание всех сегментов чередуется с их гашением. Частота мигания задается делителем 12 частоты, сигнал с выхода которого поступает на вход счетного триггера 13 и с выхода на вход элемента 1.4 И, на второй вход которого поступает сигнал с выхода триггера 11.Если все индикаторы и цепи управления исправны, триггер 11 находится в исходном состоянии и сигнал, соответствующий логическому "0", запрещает прохождение сигнала со счетного триггера 13 на вход гашения дешифратора. При обнаружении неисправности триггер 11 переключается в состояние "1", разрешая прохож . дение сигнала со счетного триггера 13 на вход гашения дешифратора и выэывая тем самым мигание индикаторов 4.При необходимости продолжить работу с неисправным индикатором 4 5 необходимо подать блокирующий сигнал на вход элемента 9 И (по входу10 устройства).Следовательно, в устройстве постоянно (с чередованием от цикла кциклу индикации) осуществляются двавида контроля: имевший место визвестном устройстве контроль на отсутствие обрыва в цепи сегмента индикатора и на отсутствие короткогозамыкания в цепи управления сегментом; дополнительно введенный в устройство контроль на отсутствие короткого замыкания в цепи сегмента индикатора и на отсутствие обрыва в це пи.управления сегментом.Чередование контроля происходитблагодаря использованию триггера 18,обеспечивающего. поочередное поступление нмлульсов с формирователя 6либо на вход гашения дешифратора 19либо на управляющий вход задатчикакодов 16, т.е, схема обеспечиваетполный контроль не только сегментных индикаторов, но и соответствую щих схем управления (дешифратора). При обнаружении любой из перечисленных неисправностей предлагае мое устройство автоматически перехоЗ 5 дит в режим диагностики, позволяющий идентифицировать .неисправный индикатор и своевременно заменить, что в целом приводит к повышению надежности работы устройства.ЬоР Фиг,3 Составитель М Техред" З.Палий Редактор М.Келемеа писн Заказ 8288/ тета ССС крытий наб., д./5 филиал ППП "Патент", г. Уагород, ул. Проектн Ю дхоти Ьод 1 Тирам 446 Государственного коми елам изобретений и сква, Ж, Раушска ВНИИПИ по д 3035, Мо