Преобразователь двоичного кода во временной интервал

% ВЪ.Э, Ь К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ входом счетчика импульсов, третийвход которого соединен с первым выходом регистра, вход которого подключен к шине входного кода, а второйвыход - к входу цифроаналогового преобразователя, выход которого соединен с входом первого ключа, управляющий вход .которого соединен с управляющим входом второго ключа, первымвыходом первого триггера и первымвходом третьего триггера, а выход -с входом третьего ключа, первым входом первого порогового элемента ипервой обкладкой первого конденсаторавторая обкладка которого соединенас входом второго ключа, выход которого соединен с общей шиной, а вход -с выходом четвертого ключа и вторымвходом первого порогового элемента,выход которого соединен с первым вхо 1 дом пятого триггера и вторым входомвторого триггера, выход которого соединен с управляющими входами третьегои четвертого ключей, при.этом выходтретьего ключа соединен с входом генератора стабильного тока и выходами.шестого и восьмого ключей, а входчетвертого ключа соединен с выходомгенератора стабильного тока и входа-,ми пятого и седьмого ключей, управляющие входы которых подключены ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТШИЙ И ОТКРЫТИЙ(72) А.Г. Якубенко, А.С. Кобайло, А.И. Кузьмич и С.Ф. Костюк (71) Минский радиотехнический институт(56) 1. Авторское свидетельство СССР 9 788365, кл. Н 03 К 13/20, 1981.2. Авторское свидетельство СССР У 764124, кл. Н 03 К 13/02, 1976 (прототип).(54) (57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГОКОДА ВО ВРЕИЕННОИ ИНТЕРВАЛ, содержащий генератор тактовых импульсов, выход которого соединен с первым входомэлемента И, первый триггер, первыйвход которого подключен к входнойшине, а первый выход - к второмувходу элемента И, выход которого соединен с первым входом счетчика импульсов, и дешифратор, вход которогосоединен с выходом счетчика импульсов,о т л и ч а ю щ и й с я тем, что,с целью повышения точности формирования временного интервала, в неговведены регистр, цифроаналоговыйпреобразователь, первый, второй, третий и четвертый, пятый, шестой, седьмой и восьмой ключи, первый и второйконденсаторы, первый и второй пороговые элементы, второй, третий, четвертый, пятый и шестой триггеры, генератор стабильного тока и элементзадержки, вход которого подключен кпервому входу первого триггера второй вход которого соединен с выходомдешифратора и первым входом второготриггера, а второй выход - с вторым соответственно к выходам третьего и пятого триггеров, а выходы - соответственно к вхопам восьмого и шес- ,)Эф того ключей, управляющие входы которых соответственно соединены с выходом пятого триггера и выходом третьего триггера, второй вход которого подключен к выходу четвертого триггера, третий вход к первому вхо1115223 ду элемента И, а четвертый вход -к первому входу четвертого триггераи к выходу элемента задержки, входкоторого соединен с первым входомшестого триггера, выход которого подключен к выходной шине, а второйвход - к вторым входам четвертого ипятого триггеров и выходу второго Изобретение относится к вычислительной технике и может использоваться при построении имитирующе-моделирующей аппаратуры для системиспытаний радиоэлектронных устройств, 5а также в импульсной и измерительнойтехнике,Известен преобразователь кодвременной интервал, содержащий управляющий триггер, счетчик импульсов,элемент И, генератор опорной частоты,регистр, инвертор и блок совпаденияС 13Недостатком данного устройстваявляется низкая точность формирования временного интервала, ограниченная частотой генератора опорной частоты.Наиболее близким по своей технической сущности к предлагаемому является преобразователь двоичного кодаво временной интервал, содержащийгенератор тактовых импульсов, выходкоторого соединен с первым входомэлемента И, первЫй триггер, первыйвход которого подключен к входнойшине, а первый выход - к второму вхо.ду элемента И, выход которого соединен с первым входом счетчика импульсов, и дешифратор, вход которого 30соединен с первым выходом счетчикаимпульсов, второй выход которогоподключен к второму входу первоготриггера, причем выход дешифраторасоединен с перв входом второго З 5элемента И, второй вход которого подключен к выходу генератора тактовыхимпульсов, а выход - к выходной шине, 21.Известное устройство обладает 40недостаточно высокой точностью формирования временного интервала порогового элемента, первый и второйвходы которого соответственно соединены с входом шестого ключа и выходом пятого ключа, причем выход седь-мого ключа подключен к первой обкладке второго конденсатора, вторая обкладка которого соединена с входом восьмого ключа. вследствие отсутствия принципиальнойвозможности преобразования кодовво временной интервал с шагом дискретизации, меньшим периода тактовыхимпульсов, а также вследствие наличиядвух погрешностей: постоянной погрешности, величина которой определяетсяскважностью тактовых импульсов, ипеременной погрешности, обусловленнойнесовпадением момента поступленияна вход устройства импульса началапреобразования с началом периода тактового импульса. Использование дляустранения второй погрешности в качестве генератора тактовых импульсовгенератора, занускаемого импульсомначала преобразования, не приводит кжелаемому результату, так как такиегенераторы обладают низкой стабильностью,Цель изобретения - повышение точности формирования временного интервала,Поставленная цель достигаетсятем, что в преобразователь двоичногокода во временной интервал, содержащий генератор тактовых импульсов,выход которого соединен с первым входом элемента И, первый триггер, первый вход которого подключен к входной шине, а первый выход - к второмувходу элемента И, выход которого соединен с первым входом счетчика импульсов, и дешифратор, вход которогосоединен с выходом счетчика импульсов, введены регистр, цифроаналоговыйпреобразователь, первый, второй, третий и четвертый, пятый, шестой, седьмой и восьмой ключи, первый и второйконденсаторы, первый и второй пороговые элементы, второй, третий, четвертый, пятый и шестой триггеры, генератор стабильного тока и элемент задержки, вход которого подключен кпервому входу первого триггера, второй вход которого соединен с выходомдешифратора и первым входом второготриггера; второй выход - с вторымвходом счетчика импульсов, третийвход которого соединен с первым выходом регистра, вход которого подклю Очен к шине входного кода, а второйвыход - к входу цифроаналоговогопреобразователя, выход которого соединен с входом первого ключа, управляющий вход которого соединен с управляющим входом второго ключа, Первым выходом первого триггера и первымвходом третьего триггера, а выходс входом третьего ключа, первым входом первого порогового элемента и 20первой обкладкой первого конденсатора, вторая обкладка которого соединена с входом второго ключа, выходкоторого соединен с общей шиной, авход - с выходом четвертого клю 4 а и 25вторым входом первого пороговогоэлемента, выход которого соединенпервым входом пятого триггера и вторым входом второго триггера, выходкоторого соединен с управляющими ЗОвходами третьего и четвертого ключей,при этоМ выход третьего ключа соединен с входом генератора стабильноготока и выходами шестого и восьмогоключей, а вход четвертого ключа сое- З 5динен с выходом генератора стабильного тока и входами пятого и седьмого ключей, управляющие входы которыхподключены соответственно к выходамтретьего и пятого триггеров, а выходы - соответственно к входам восьмого и шестого ключей, управляющиевходы которых соответственно соединены с выходом пятого триггера и выходом третьего триггера, второй 45вход которого подключен к выходучетвертого триггера, третий вход кпервому входу элемента И, а четвертый вход - к первому входу четвертого триггера и к выходу элементазадержки, вход которого .соединен спервым входом шестого триггера, выход которого подключен к выходнойшине, а второй вход к вторым входамчетвертого и пятого триггеров и выходу второго порогового элемента,первый и второй входы которого соответственно соединены с входом шестого ключа и выходом пятого ключа, причем выход седьмого ключа подключен к первой обкладке второго конденсатора, вторая обкладка которого соединена с входом восьмого ключа.На фиг.1 показана структурная электрическая схема предлагаемого устройства; на фиг.2 - временные диаграммы, поясняющие его работу.Устройство содержит генератор 1 тактовых импульсов, элемент И 2, первый триггер 3, счетчик 4 импульсов, дешифратор (нуля) 5, регистр 6, цифроаналоговый преобразователь (ЦАП) 7, первый 8, второй 9, третий 10 и четвертый 11 ключи, первый конденсатор 12, первый пороговый элемент 13, .второй 14, третий 15, четвертый 16, пятый 17 и шестой 18 триггеры, элемент 19 задержки, пятый 20, шестой 21, седьмой 22 и восьмой 23 клю, чи, генератор 24 стабильного тока, второй конденсатор 25, второй пороговый элемент 26, шину 27 земли, входную шину 28, шину 29 входного кода и выходную шину 30.Первый вход первого триггера 3 соединен с входной шиной 28, с входом элемента 19 задержки и первым входом шестого триггера 18, второй вход соединен с выходом дешифратора 5 и первым входом второго триггера 14, первый выход соединен с вторым входом элемента И 2, первым входом третьего триггера 15 и управляющими входами первого 8 и второго 9 ключей, второй выход соединен с вторым входом счетчика 4, выход генератора 1 тактовых импульсов соединен с третьим входом третьего триггера 15 и первым входом элемента И 2, вьгход которого соединен с первым входом счетчика 4, выход счетчика 4 соединен с входом дешифратора 5, третий вход - с первым выходом регистра 6, второй выход которого соединен с входом ЦАП 7, а вход - с шиной входного кода 28, вход первого ключа 8 соединен с выходом ЦАП 7, выход - с входом треть,его ключа 10 и первой обкладкой первого конденсатора 12, вход второго ключа 9 соединен с выходом четвертого ключа 11 и второй обкладкой конденсатора 12, а выход - с шиной 27 земли, входы первого порогового элемента 13 соединены с обкладками первого конденсатора 12, а выход - с первым входом пятого триггера 17и вторьй входом второго триггера 14, выход которого соединен с управляющими входами третьего 10 и четвертого 11 ключей, выход третьего ключа 10 соединен с входом генератора 24 стабильного тока и выходами шестого 21 и восьмого 23 ключей, вход четвертого 11 ключа соединен с выходом генератора 24 стабильного тока, входами пятого 20 и седьмого 22 ключей, 1 О выход элемента 19 задержки соединен с первым входом четвертого триггера 16 и четвертым входом третьего триггера 15, второйвход которого соединен с выходом четвертого триггера 16,15 а выход - с управляющими входами пятого 20 и шестого 21 ключей, выход пятого ключа 20 соединен с входом восьмого ключа 23 и второй обкладкой второго конденсатора 25, первая обк ладка которого соединена с входом шестого 21 и выходом седьмого 22 ключей, управляющие входы. седьмого 22 и восьмого 23 ключей соединены с выходом пятого триггера 17, входы 25 второго порогового элемента 26 соединены с соответствующими обкладками второго конденсатора 25, а выход соединен с вторым входом пятого триг. гера 1, вторым входом четвертого ЗО триггера 16 и вторым входом шестого триггера 18, выход которого соединен 1 с выходной шиной 30.На фиг.2 представлены временные диаграммы работы устройства: а - З 5 тактовые импульсы; б - импульс начала преобразования; в - импульс ца выходе элемента 19 задержки; г - напряжение ца втором конденсаторе 25; д - напряжение ца первом коцден О саторе 12; ж - сигнал на выходной шине 30.Генератор 1 тактовых импульсов генерирует последовательность тактовых импульсов для синхронизации работы 45 циФровых узлов устройства. ЦАП 7 осуществляет преобразование кода, посту,пающего на его вход, в значение напряжения электрического сигнала, пропорциональное входному коду. ВеличинаО опорного напряжения ЦАП устанавливает ся такой, чтобы разряд первого конденсатора 12, заряженного до значения выходного напряжения ЦАП 7, происходил за время, равное длительности тактового импульса при максимальном коде на входе ЦАП (единицах во всех разрядах). Первый 8 и второй 9 ключи при наличии сигнала на их управ-. ляющих входах подключают первый конденсатор 12 к выходу ЦАП 7, обеспечивая его заряд, третий 10 и четвертый 11 ключи при наличии сигнала на их управляющих входах подключают первый конденсатор 12 к генератору 24 стабильного тока. Пятый 20 и шестой 21 ключи подключают второй конденсатор 25 для его заряда, седьмой 22 и восьмой 23 ключи подключают к генератору 24 стабильного .тока второй конденсатор 25, обеспечивая его разряд. Генератор 24 стабильного тока обеспечивает линейность характеристики разряда первого конденсатора 12, а также характеристик заряда и разряда второго коцдецсатора 25. Первый 13 и второй 26 пороговые элементы Формируют сигнал логической единицы на своем выходе при равенстве потенциалов на его входах и сигнал логического нуля при превышении потенциалом первого входа потенциала второго входа. В качестве триггеров 3, 10, 16, 17 и 18 используются триггеры Й 5 -типа, третий триггер 15 3-типа с элементом И на Э-входе. Его первый и второй входы - это Э -входы (объединенные элементом И), третий вход - синхронизации, четвертый - установки нулевого состояния.Устройство работает следующим образом.Началу преобразования предшествует занесение преобразуемого кода К в регистр 6. Импульс начала преобразования, поступив на входную шину 28, устанавливает первый 3 и шестой 18 триггеры в единичное состояние. В общем случае импульс начала преобразования опережает тактовый импульс на время Ь,Т. Единичное состояние первого триггера разрешает проходение тактовых импульсов через элемент И 2 на вычитающий вход счетчика, который осуществляет последовательное вычитание единиц из кода К, где К - код, занесенный в старшие разряды регистра и задающий длительность интервала времени, равную целому числу тактовых импульсов.Первый тактовый импульс, поступающий на вход синхронизации третьего триггера 15, после перехода импульса начала преобразования устанавливает третий триггер 15 в единичное состояние, так как на его первом и10 Кроме того, уровень логической единицы с первого выхода первого .триггера 3 открывает первый 8 и второй 9 ключи, подключая обкладку первого конденсатора 12 к выходу ЦАП 7, вторую - к шине 27 земли, в результате. чего происходит заряд первого коцдснсатора 12 до напряжения У, пропорционального коду К , посту пающему на вход ЦАП 7 с младших разрядов регистра 6. Это напряжение поддерживается на первом конденсаторе 12 в течение всего .времени вычитания из счетчика 4.В результате вычитания Кединиц из счетчика 4 в нем устанавливается нулевое состояние и на выходе дешифратора 5 нуля формируется сигнал, устанавливающий нулевое состояние 1 первого триггера 3 и единичное состояние второго триггера 14, при этом первый конденсатор 12 отключается от выхода ЦЛЛ. Время вычитания из счетчика 4 до достижения им нулевогосостояния равно Т = (К)Тг(фиг, 2 а). Задержка на счетчике 4,дешифраторе 5 нуля и втором триггере 50 втором входах присутствуют уровни логической. единицы соответственно с прямого выхода первого 3 и инверсного выхода четвертого 16 триггеров. Единичный уровень с выхода второго 5 триггера 15 открывают пятый 20 и шестой 21 ключи, которые подключают второй конденсатор 25 к генератору 24 стабильного тока, и в течение времени АТ, дополняющего интервал Ь,Т до периода тактовых импульсов Тг, происходит заряд, второго конденсатора 25 стабильным током генератора 24 стабильного тока до напряженияЧ пропорционального длительности 15 интервала а Т. Поступивший с элеменФа 19 задержки импульс начала преобразования, задержанный на период тактовой частоты Тп, устанавливает третий триггер 15 в нулевое состояние 20 И четвертый триггер 16 в единичное состояние, в результате чего заряд конденсатора 25 прекращается и нулевым уровнем с выхода четвертого триггера 16 запрещается установка единичного состояния третьего триггера 15 последующими тактовыми импульсами. Таким образом, напряжение Ч сохраняется на втором конденсаторе 25 до установки единичного состояния 30 пятого триггера 17. 14 компенсируется регулировкой лорога срабатывания первого порогового элемента 13.Уровень логической единицы с выхо. - да второго триггера 14 открывает четвертый 11 и третий 10 ключи, которые подключают первый конденсатор 12 к выходу генератора 24 стабильного тока с такой полярностью, что происходит разряд конденсатора в течение времени Т 2, пропорционального напряжению ЧТргде с т. =- минимальный интервал2 фвремени, формируемыйпри К = 1М - разрядность ЦАП,При достижении напряжением на первом конденсаторе 12 нулевого значениясрабатывает первый пороговый элемент13, сигнал с его выхода устанавливает нулевое состояние второго триггера 14 и единичное состояние пятоготриггера 17. Сигналом логической единицы с выхода пятого триггера 17открываются седьмой 22 и восьмой 23ключи, подключая второй конденсатор25 к генератору 24 стабильцого тока,и в течение времени дТ происходит разряд второго конденсатора 25 токомгенератора 24 стабильного тока. Придостижении напряжением ца втором конденсаторе 25 нулевого значения цавыходе второго порогового элемента26 формируется сигнал, устанавливающий в нулевое состояние пятый 17,четвертый 16 и шестой 18 триггеры.При этом разряд второго конденсатора25 прекращается, формирование временного интервала заканчивается. Длительность формирования интервала времени равна времени нахождения шестого триггера 18 в единичном состояниии определяется в виде суммы интервалов, сформированных в результатепреобразования кодов Ки К 2.Ч дТ(+к 1)1(Й 1 ФЮ =к 11 р Й КТаким образом, предлагаемое устройство позволяет с высокой точностью осуществлять преобразование кода в длительность временного интервала, Использование в качестве ЦАП 7, например, микросхемы 594 ПА 1 с лазерной подгонкой резистивной сеткиобеспечивает преобразование кода во временной .интервал с абсолютной погрешностью порядка 0,027. от длительности периода тактовых импульсов.Токи утечки второго конденсатора 25, второго порогового элемента 26 и ключей 20-23 можно скомпенсировать настройкой порога сраЬатывания второго,порогового элемента 2 б. Особенно эффективным является применение устройства при построении микромощных малопотребляющих устройств задержки импульсов и Формирователей временных интервалов. Цифровые блоки устройства в таком случае могут строиться на микросхемах КМОПсерии, отличающейся малой потребляемой мощностью.Технико-экономический эффект отиспользования изобретения заклю чается в комбинированном методеформирования временного интервалана основе средств как цифровой, таки аналоговой техники, что позволяетсохраняя достоинства КМОП-серии 1 ОЭзаключающиеся в малом потреблениимощности, обеспечить примерно таку 1 оже точность преобразования двоичногокода во временной интервал, как ипри Формировании временного интерва ла чисто цифровыми методами с использованием микросхем быстродействующей ЭСЛ-серии..г Составитель В. ВойтоТехред Т.Маточка едактор А. Козо Корректо иницк Заказ 6791 44 Т ВНИИПИ Г