Цифровой коррелятор

ИСАНИЕ ИЗОБРЕТТОРСИОМУ СВИДЕТЕЛЬСТВУ ельство ССС 5/336, 1976 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Куйбышевский ордена ТрудоногоКрасного Знамени политехнический ин.ститут им. В.В,Куйбышева(56) 1 Патент США Р 4151511,кл. С. 06 Р 15/34, 1979.2. Авторское свидет РР 524183, кл. С 06 Р 1(54)(57 йЦИФРОВОЙ КОРРЕЛЯТОР, содержащий 1(-разрядную (по числу каналов)цифровую линию задержки, первый ивторой триггеры, первый элемент ИЛИ,а также в каждом канале блок умножения, канальный счетчик, канальныйэлемент ИЛИ и канальный элемент И,о т л и ч а ю щ и й с я тем, что, сцелью расширения функциональных возможностей за счет возможности одределения оденки максимального значения взаимно корреляционной функциии повышения быстродействия,в негонведены преобразователь кода, первый и второй регистры, вычитающийсчетчик, делитель частоты, ключ,переключатель, элемент И, второйэлемент ИЛИ и блок управления, первый вход которого подключен к выходупервого элемента ИЛИ, первый выходблока управления соединен с управляющими входами регистров,установочные входы которых соединены спервым входом второго элемента ИЛИ,а также с первым входом первого триг.гера и подключены к второму выходублока управления, третий выхоц которого соединен со вторым входом второго элемента ИЛИ, выход которогосоединен с первым входом второготриггера и установленными входами)вычитающего счетчика и делителя частоты, счетный вход которого объеди нен с информационным входом ключа и подключен к четвертому выходу блока управления, управляющий вход ключа объединен со вторыми входами триггеров и подключен к выходу делителя частоты, выход ключа соединен с управляющим входом М -разрядной цифровой линии задержки, вход которой соединен с выходом переключателя, первый информационный и управляющий входы которого соединены соответственно с выходом -разрядной цифровой линии задержки и ныходом первого триггера, второй информационный вход переключателя является первым входом устройства, инфорМационные входы первого регистра соединены с соответствующими разрядными выходами зычитающего счетчика, счетный вход которого подключен к выходу элемента И информационные входы второго регистра соединены с соответствующими, выходами преобразователя кодов, входы которого объединены с соответству ющими входами первого элемента ИЛИ и подключены к выходам соответствующих канальных счетчиков всех каналов установленные входы которых объедине ны и подключены к выходу второго элемента ИЛИ, счетный вход каналь ного счетчика каждого канала,под-.ключен к выходу канального элемента И своего канала, первый вход канального элемента.,И каждого каналаподключен к ныхоцу канального элемента ИЛИ своего канала, вторые входы каначьньх элементов И всех каналов и первый вход элемента И объединены и годключены к четвертому выходу блока управления, второй н тре тий входы которого являются соотнет ственно нторым и третьим входами усройства, первые входы канальных эле ментов ИЛИ нсех каналов и второй вход элемента И объединены и под1045233 10 2 О 25 ЗО ключены к выходу второго триггера, второй вход канального нлемента ИЛИ канщого канала подключен к выходу блока умножения своего канала, первые входы блоков умножения всех каналов объединены и являются четвертым входоМ устройства, а вторые входы блоков умножения всех каналов подключены к выходам соответствующих разрядов М -разрядной цифровой линии задержки.2. Устройство по п,1, о т л и ч а ю щ е е с я тем, что блок управ. ления содержит первый однонибратор, вход которого, объединен с первым входом первого элемента ИЛИ и подключен к первому входу блока, выход одновибратора объединен с входом элемента задержки и подключен к первому выходу блока, выход элемента задержки соединен с первым входом и Го рого 3 ломе тта ИЛИ, второй вход косрого объединен с вторым нходом первого элемента ИЛИ и подключен к выходу второго однонибратора, вход 1 Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в корреляционныхэкстремальных системах.Известен цифровой коррелятор, содержащий два регистра сдвига, входыкадого из которых подключены к выходам переключателей, первые входыпереключателей являются входами устройства, а вторые входы подсоединенык выходам соотнетстнующих регистровсдвига, которые одновременно подсоединены к двум входам схемы сравнения,выход схемы сравнения соединен с входом счетчика, разрядные выходы которого соединены с информационнымивходами запоминающего устройства,выходы запоминающего устройства подключены к первым входам устройствасравнения, вторые входы которого подключены к выходам устройства фиксации, входы устройства фиксации иадресные входы запоминающего устройства соединены с выходами устройстваадресации, выход хронизатора, выходустройства сравнения, управляющиенходы переключателей, регистров сдви.га, схемы сравнения, устройства адресации и запоминающего устройстваподключены к устройству управления 1).Недостатком данного устройстваявляется малое быстродействие вследствие последовательной обработки информации н нем,которого подключен к выходу пЬрвоготриггера, нулевой вход которогообъединен с установочным входомсчетчика, третьим входом первогоэлемента ИЛИ и выходом третьего элемента ИЛИ и подключен к второму выходу блока, ныход второго элементаИЛИ является третьим выходом блока,единичный вход первого триггераподключен к ныходу счетчика, информационный вход которого объединенс выходом элемента И и подключен кчетнертому выходу блока, первый ивторой входы элемента И соединенысоответственно с выходом генераторатактовых импульсов и выходом второготриггера, нулевой вход которого подключен к выходу перного элемента ИЛИпервый и второй входы третьего элемента ИЛИ соединены соответственно свыходами третьего и четвертого, одновибраторов, вход третьего одновибратора и единичный вход второготриггера являются соответственно вторым и третьим входами блока. Наиболее близким к предлагаемому по технической сущности является устройство, содержащее аналого-цифровой преобразователь (ЛЦП ), выход которого подключен к входу цифровой линии задержки, параллельные выходы которой через вентили соединены с входами трехвходовых элементов ИЛИ, выходытрехвходоных элементон ИЛИ через преобразователи код - временной интервал подключены к первым входамблоков умножения, вторые входы которых подключены к выходу преобразователя напряжение-частота т,ПНЧ),15 к выходам блоков умножения подсоединены счетчики, выходы, которых соединены с входами дешифраторов переполнения, выходы дешифратора переполнения подключены к первым входамканальных триггеров, к первым входамэлементов И и входам многовходовогоэлемента ИЛИ, выход которого подключен ко второму входу установочного триггера и установОчным входамсчетчиков, выхоцы канальных триггеров соединены с управляющими входами первой группы вентилей, вторымивходами элементов И и первыми входами двухвходовых элементов ИЛИ, вторые входы которых объединены и подключены к выходу установочного триггера и выходы соединены с управляю,щими входами второй группы вентилей,выходы элементов И соединены с входами индикаторов значений сдвига, 1045233первый вход установочного триггера, вторые входы канальных триггеров, управляющие входы АЦП, ПНЧ И цифровой линии задержки подключены к выходам блока управления2.Однако известное устройство определяет только сдвиг между обрабатываемыми последовательностями, не определяя степень корреляционной связи между ними, что недостаточно, например, при построении корреляци онных экстремальных систем и обусловливает низкие функциональные возможности устройства Кроме того, это устройство имеет малое быстродействие вследствие двухэтапного режима рабо ты грубо и точно) .Цель изобретения - расширение функциональных возможностей за счет возможности определения оценки максимального значения взаимно корреляционной функции.Поставленная цель достигается тем, что в цифровой коррелятор, содержащий М-разрядную по числу каналов) цифровую линию задержки, первый и второй триггеры, первый элемент ИЛИ, а также в каждом канале блок умножения, канальный счетчик, канальный элемент ИЛИ и канальный элемент И, введены преобразователь кода, первый и второй регистры, вычитающий счетчик, делитель частоты, ключ, переключатель, элемент И, второй элемент ИЛИ и блок управления, первый вход которого подключен к выходу первого элемента.ИЛИ, первый выход бло- ЗЗ ка управления соединен с управляющими входами регистров, установочные выходы которых объединены с первым входом второго элемента ИЛИ, а также с первым входом первого триггера и подключены к второму выходу блока управления, третий вь 1 ход которого соединен со вторым входом второго элемента ИЛИ, выход которого соединен с первьм входом второго триггера, и устанозочньми входами вычитающего счетчика. и делителя частоты, счетный вход которого объединен с информационным входом ключа и подключен к четвертому выходу блока управления, управляющий вход ключа объединен со вторыми входами триггеров и подключен к выходу делителя частоты, выход ключа соединен с управляющим входом Й в разрядн цифровой линии задержки, вход которой соединен с выходом переключателя, первый информационный и управляющий входы которого соединены соответственно с выходом К-разрядной цифровой линии задержки и выходом первого тригге ра, второй информационный вход переключателя является первым входом устройства, информационные входы первого триггера соединены с соответствующими разрядными выходами вычитаю щего счетчика, счетный вход которого подключен к выходу элемента И,информационные входы второго регистра соединены с соответствующими выходами преобразователя кодов, входыкоторого объединены с соответствующими входами первого элемента ИЛИ иподключены к выходам соответствующихканальных счетчиков всех каналов,установочные входы которых объединены и подключены к выходу второгоэлемента ИЛИ, счетный вход канального счетчика каждого канала подключенк выходу канального элемента И своегоканала,первый вход канального элемента И каждого канала подключен квыходу канального элемента ИЛИсвоего канала, вторые входы элементов И всех каналов и первый входэлемента И объединены и подключенык четвертому выходу блока управления,второи и третий входы которого являются соответственно вторым и третьим входаМи устройства., первые входы канальных элементов ИЛИ всех каналов и второй Вход элемента Иобъединены и подключены к выходу второго :.Риггера, второй вход канального элемента ИЛИ каждого каналаподключен к выходу блока умножениясвоего канала, первые входы блоковумножения всех каналов объединеныи являются четвертым входом устройства, а вторые ходы блоков умножения зсех каналов подключены к выходам соответствующих разрядов М -раз -рядной цифровой линии задержки,Кроме того, блок управления содержит первый одновибратор, вход которого объединен с первым входом первого элемента ИЛИ и подключен к первому входу блока, выход одновибратора объединен с входом элемента задержки и подключен к первому выходу блока, выход элемента задержки соединен с первым входом второго элемента ИЛИ второй вход которого объединен со втор .м входом первого элемента ИЛИ и подключен к выходу второго одновибратора, вход которого подклочен к выходу первого триггера, нулевой вход которого объединен с установочным входом счет чика,. третьим входом первого элемента ИЛИ и выходом третьего элемента ИЛИ и подключен ко второму выходу блока, выход второго элемента ИЛИ является третьим выходом блока, единичный вход первого триггера подключен к выходу счетчика, информационный вход которого объединен с выходом элемента И и подключен к четвертому выходу блока, первый и второй входы элемента И соединены соответственно с выходом генератора тактовых импульсов и выходом второго триггера, нулевойвход которого подключен к выходу первого элемента ИЛИ, первый и второй. входы третьего элемента ИЛИ соединены соответственно с выходами третьего и четвертого одновибраторов, вход третьего одновибратора иединичный вход второго триггера являются соответственно вторым и третьим входами блока.На фиг.1 представлена структурная схема устройства, на фиг.2 - струк- .турная схема блока.управления. Устройство содержит цифровую ли.нию 1 задержки, состоящую из двух регистров 2 и.3 сдз.ига, параллельные выходы которой подключены к пер вым входам блоков 4 умножения, вторые входы которых объединены и являются первым входом 5 устройства, выходы блоков 4 умножения подключе. - ны .к первым входам канальных элементов ИЛИ б, вторые входы которых и первый вход элемента И 7 объединены.и подключены к выходу первого ,триггера 8, выходы канальных элементов ИЛИ б соединены спервыми входами канальных элементов И 9, выходы которых соединены с входами канальных счетчиков 10, установочные.входы которых, установочные входы делителя 11 частоты, вычитающего счетчика 12 и первый вход первого триггера 8 объединены и подключены к выходу первого. элемента ИЛИ 13, выходы канальных счетчиков 10,подсоединены к входам преобразователя 14 кодов . и входам второго элемента ИЛИ 15, выход которого подсоедннен к первому входу блока 16 управления, выходы преобразователя 14 кодов подключены к входам первого регистра 17 счетный вход вычитающего счетчика 12 подключен к выходу элемента И 7, а выходы - к информационным входам регистра 18, вход цифровой линии 1 задержки, которым является вход регистра 2 сдвига, подсоединен к выходу переключателя 19, первый вход. которого является входом 20 устройства, второй вход подключен к выходу цифровой линии 1 задержки, а управляющий вход - к выходу триггера 21, первый вход которого,второй вход триггера 8 и управляющий:вход ключа 22 объединены и подключены к выходу делителя 11 частоты, управляющий вход цифровой линии 1 задержки подсоединен к выходу счетчика 22, первый выход 23 блока 16 управления подключен к первому входу первого общего элемента ИЛИ 13, второму входу триггера 21 и установочным входам регистров 17 и 18, ,второй выход 24 - ко второму входу общего элемента ИЛИ 13, третий выход 25 - к входу ключа 22, счетному входу делителя 11 частоты и вто50 55 Блок 16 работает следующим образом.При поцаче напряжения питания на устройство одновибратор 37 вырабатывает импульс, который устанавливает в нулевое состояние счетчик 29, триггер 30 и 39 и. поступает на выход 23 блока, При поступлении с ФСИ первого импульса строчной развертки, соответствующего началу базовой строки изображения и, следовательно. началу базовой случайной двоичной последовательности, поступающей на вход 20 коррелятора, триггер 39 устанавливается в единичное состояние и импульсы с генератора 27 тактовых импульсов через открытый элемент И 28 начинают поступать на выход 25 блока и на счетчик 29. Емкость счетрым входом канальных элементов И 9и элемента 7 четвертый выход 26к управляющим входам регистров 17и 18. Второй и третий входы блока 16управления являются соответственно 5 третьим и четвертым входами устройства.Блою 16 управления ( фиг, 2 ) содержит генератор 27 тактовых импульсов выход которого через элемент 0,И 28 подключен к выходу 25 блока ивходу счетчика 29, выход которогосоединен с единичным входом тригге. ра 30, выход:триггера 30 через одновибратор 31 подключен. к первым вхо дам элементов ИЛИ 3,2 и 33, выход блока. 15 устройства подключен ко второму входу элемента ИЛИ 33 и черезпоследовательно соединенные одновибратор 34 и элемент 35 задержки - ковторому входу элемента ИЛИ 32, выход которогоподключен к выходу 24блока, выход .одновибратора 34 подключен также к выходу 26 блока, третий вход элемента ИЛИ 33, установоч-.ный вход счетчика 29., нулевой входтриггера 30 и,выход 23 блока объединены и подключены к выходу элемен -та ИЛИ 36, к входам которого подключены одновибраторы 37 и 38, вход од;новибратора 38 соединенс вторымвходом 1( импульсов кадровой развертки блока, третий вход С импульсовстрочной развертки блока подключен кединичному входу триггера 39, нулевой вход которого соединен с выходомэлемента ИЛИ 33, а выход - со вторым входом элемента И 28, Так каккоррелятор предназначен для работыв составе с формирователем сигналов,изображения ФСИ) для их синхрониза ции на блок 16 управления коррелятором подаются импульсы кадровойвход К) и строчной (вход С) разверток с ФСИ, Все функциональныеузлы блока 16 выполнены на унифи цированных логических элементах564-й серии.40Предлагаемое устройство работает следующим образом.Перед началом цикла измерений с выхода 23 блока 16 управления поступает команда "Начальная установка", по которой устройство принимает ис ходное состояние. Триггер 21 принимает такое состояние, при котором вход цифровой линии 1 задержки через переключатель 19 оказывается подключенным к входу .20 устройства. 60 На выходе триггера 8 устанавливается нулевое состояние. В нулевое состояние устанавливаются и регистры 17 и 18, канальные счетчики 10 и делитель 11 частоты, в результате 65чика равна М ( где К - длина обрабатываемых случайных последовательностей 1. Через Й тактов, сигнал с выхода счетчика 29 устанавливает триггер 30 в единичное состояние, Выходной сигнал триггера 30 поступаетна одновибратор 31, который вырабатывает импульс, поступающий черезэлемент ИЛИ 32.на выход 24. блока ичерез элемент ИЛИ 33 на триггер 39Триггер 39 устанавливается в нулевое 10состояние, закрывая элементИ 28Поступление тактовых импульсов навыход 25 блока прекращается.При поступлении с ФСИ второго импульса строчной развертки, соответствующего первой текущей строке изображения и, следовательно, первойтекущей спучайной двоичной последовательности, поступающей на вход 5коррелятора, триггер 39 устанавливается им в единичное сбстояние, и импульсы с генератора 27 через открытый элемент И 28 начинают .поступатьна выход 25 блока. При .переполненииодного из счетчиков 10 коррелятоРасигналс его выхода через элементИЛИ 15 поступает на одновибратор 34и через элемент ИЛИ 33 - на триггер 39,который устанавливается в нулевое состояние, закрывая элемент.И 28. Поступление тактовых импульсовна выход 25 блока прекращается, Им-,пульс выработанный одновибратором 34,поступает. на выход 26 блока и задержанный схемой 35 через элементИЛИ 32 - на выход 24 блока, 35При поступлении с ФСИ следующегоимпульса строчной развертки, .соответствующего следующей текущей строке изображения, блок 16 управления. коррелятором работает аналогичнымобразом.В конце кадрового периода разверткис ФСИ подается сигнал на одновибратор, 37, который вырабатывает импульс устанавливающий устРойство в 45исходное состояние. Преобразователь14 кодов преобразует десятичный позиционный код с выходов счетчиков 10в двоичный код,чего ключ 22 оказывается открытым. Вычитающий счетчик 12 устанавливается в единичное состояние.Затем с выхода 25 блока 16 управ - ления на устройство подаются тактовые. импульсы, Производится запись базовой случайной двоичной последовательности, поступающей синхронно с тактовыми импульсами с входа 20 устройства, в цифровую линию 1 задержки, .Через М тактов выходной триггер делителя 11 частоты переклю"чается в единичное состояние, закрывая ключ 22. Поступление тактовых импульсов в цифровую линию 1 задержки прекращается. Одновременно переключаются триггеры 21 и 8, Смена состояния выхода триггера 21 приво-. дит к тому, что переключатель 19 принимает такое положение, при котором регистр сдвига цифровой линии 1задержки оказывается замкнутым с. кольцом. После записи базовой случайной последовательности в цифровую линию 1 задержки производится определение корреляционной связи и сдвига между базовой последовательностью и - текущими последовательностями, поступающими на вход 5 устройства. По команде "Сброс" с выхода 24 блока 16 управления обнуляются делитель 11 частоты, канальные счетчики 10 и триггер 8, втйтающий счетчик 12 устанавливается в единичное состоя,ние,ключ 22 открывается, а переключатель 19 остается в прежнем состояник, замыкая регистр сдвига цифровой линии 1 задержки в кольцо. После команды "Сброс" на устройство с выхода 25 блока 16 управленияподаются тактовые импулйсы, сдвигающие информацию в цифровой линии 1 задержки и стробирующие канальные элементы И 9. Синхронно. с тактовыми импульсами с входа 5 устройства на входы блока 4 умножения поступает первая текущая случайная двоичная последовательность, где перемножается с базовой последовательностью. Результаты перемножения через канальные элементы ИЛИ 6 поступают на входы канальных элементов И 9, которые по вторым входам стробируются тактовыми импульсами. Импульсы совпадений подсчитываются в канальных счетчиках 10, причем запись в счетчики 10 осуществляется по передним фронтам тактовых импульсов, а сдвиг информации в цифровой линии 1 задержки по задним фронтам, Через Й тактов в канальных счетчиках 10 будут зафиксированы ординаты ВКФ базовой и первой текущей последовательностей. В это время выходной триггер делителя 11 частоты переключаетсяв еди- ничное состояние, закрывая ключ 22и опрокидывая триггер 8. Поступлениетактовых импульсов в цифровую линию 1задержки прекращается, а единичныйпотенциал с выхода триггера 8 подается на вход элемента И 7 и черезканальные элементы ИЛИ 6 на входы 5элементов И 9. Тактовые импульсы через элементы И 9 начинают поступатьодновременно на дополнение всех канальных счетчиков 10 и через элементы И 7 на вход вычитающего счетчика 12. Первым переполняется канальный счетчик 10, в котором была зафиксирована максимальная ординатаВКФ. Сигнал с его выхода через элемент ИЛИ 15 поступает на блок 16управления, по этому сигналу подачатактовых импульсов прекращается. Десятичный позиционный код с выходовсчетчиков 10 соответствует сдвигумежду базовой и текущей обрабатываемыми последовательностями, а число,записанное в вычитающем счетчике 12 -максимальной ординате ВКФ. Преобразователь 14 кодов преобразует десятичный КОД В ДвоичныйПо команДес выхода 26 блока 16 управления значение временного сдвига между последовательностями с выходов преобразователя 14 кодов и значение мак -с ималь ной ординаты ВКФ с выходовсчетчика 12 переписываются в выходные регистры 17 и 18 соответственно.Аналогично производится сравнение базовой последовательности соследующими текущими последовательностями.Таким образом, предлагаемое устройство обладает большими функциональными возможностями и большимбыстродействием. Это достигается тем,что вместе с определением сдвигамежду сравниваемыми последовательностями определяется максимальнаяордината ВКФ этих последовательностейБыстродействие устройства повышеновследствие того, что интересующиепараметры определяются за один циклвычисления ВКФ, тогда как в прототипе конечный результат определяетсяза два, цикла вычисления ВКФ, соответствующих этапам "Грубо и Точно".Предлагаемое устройство можноприменять при создании широкого класса корреляционньж экстремальных систем,.Маточка оставиехред Корректор Г.Решетник Пчелинск Редакто одпис акаэ 7555 илиал ППП "Патент", г.ужгород, ул. Проектна Тираж Государстве делам изобре осква, Ж, ВНИИПИпо13035, М 706 ого ний ауш митета СССРоткрытийя наб д. 4/5