Устройство для контроля параллельных микропроцессорных интерфейсов

1040489 Фми блока согласования сигналов, тре. тий, четвертый, "чтчй и шестой выходы которого соединены соответственно с первыми и вторыми управляющими входами первого эталонного и контролируемого интерфейсов, первый управляющий выход первого эталонного интерфейса соединен с третьим входом блока согласования сигналов и первым входом блока сравнения, второй управляющий выход первого эталонного интерфейса соединен с четвертым входом блока согласоваИзобретение относится к цифровой вычислительной технике, в частности к средствам автоматизации контро" ля и поиска неисправности в устройствах с дискретным характером функционирования, например в параллельных микропроцессорных интерфейсах.Известно устройство, содержащее генератор импульсов, счетчик, контролируемай и эталонный объекты, блок индикации и блок сравнения (1 1.Недостатком данного устройства является низкая помехоустойчивость, так как сравнение информации нестробировано, отсутствие возможности контроля двунаправленных шин: и невозможность контроля объектов с временной расстановкой входных сигналов.Наиболее близким по технической сущности к предлагаемому является устройство для автоматического контроля больших интегральных схем, содержащее блок памяти, блок управления, блок сравнения, блок индикации, генератор тестов, блок формирования входных сигналов, два блока перекодировки данных, дешифратор, блок селектора адреса, эталонный и контролируемый объекты, причем выходы блока формирования входных сигналов соединены с входами дешиф. ратора, блока селектора адреса, эталонного и контролируемого объекта, блоками перекодировки данных, выходы которых соединены с входами блока сравнения, выход которого соединен с входом блока управления, первая и вторая группы входов которого соединены соответственно с выходами дешифратора и первой группой выходов блока памяти, вторая, третья и четвертая группы выходов которого соединены с первыми группами входов блока индикации, генератора тестов и блока, формирования входных сигналов, вйходы блока управления соединены с блоком индикации, блоком памяти, генератором ния сигналов и вторым входом блокасравнения, третий и четвертый входыкоторого соединены с первым и вторым управляющими выходами контролируемого интерфейса соответственно,выход блока сравнения соединен свходом блока индикации, установочный вход счетчика адреса и второйвход блока сравнения образуют входпуска устройства, информацион=ные входы узла памяти являются входом ввода информацииустройства. тестов,.блоком селектора адреса,блоком формирования входных сигналов.Входы-выходы блока управления соединены с входами-выхоДами блока срав 5 нения (21.Недостаток известного устройстваотсутствие возможности вести диалоговый обмен сигналами с эталонными контролируемым объектами.1 О Схема интерфейса, напримертипа 1 п 1 е 1 8255, требует подачи наего вход дополнительного сигнала"Подтверждение записи" (когда онаработает в режиме передачи данных.после того, как эта схема выдаст сйгнал"Строб записи". Требуется вести дйалог с эталонной схемой и в режимеприема ею информации (",Строб приема""Подтверждение приема).Отсутствие диаологового обмена20 между устройством и эталонной (конт"ролируемой ) схемой снижает достоверность контроля при значительном снижении быстродействия и увеличенииобъема памяти устройства,25 Так, например, возможно увеличивать время между входными воздействиями (тестами), введя дополнительные сигналы управления (фПодтвержде"ние записи" в режиме передачи иЗО "Строб приема" в режиме приема данных), но это снизит достоверностьконтроля, так как проверка будет вес.тись не на реальных рабочих частотах, увеличится объем памяти, таккак после каждого теста необходимоизвлекать.иэ памяти дополнительныесигналы управления, и, как следствие,увеличится общее время контроля.К недостаткам известного устройства следует отнести также его ннз 40 кие диагностические возможности отсутствует воэможность фиксации неисправного входа (,выхода ) и теста,при котором указанйая неисправность появляется.45 Цель изобретения - повышение быстродествия.Поставленная цель достигается тем, что в устройство для контроля параллельных "нкропроцессорных интерфейсов,. содержащее блок сравнеиия, первый эталонный интерфейс, блок иидикации, блок управления, включающий 5 в себя узел памяти, узелиндикации, регистр управляющих сигналов, ре-. гистр данных, счетчик адреса, два регистра адреса, узел сравнения, элемент ИЛИ, элемент запрета, гене ратор тактовых импульсов, причем первый и второй выходы генеоатора тактовых импульсов соединены с управляющими входами соответственно регистра управляющих сигналов и ре гистра данных, информационные входы которых соединены с выходами узла па мяти, адресные входы которого соединены с выходами счетчика адреса, входами узла индикации и первой группой входоя узла сравнения, вторая группа входов которого соединена с выходами первого регистра адреса, выход узла сравнения соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом 25 блока сравнения, третий выход генератора тактовых импульсов соединен с первым входом элемента запрета, второй вхор которого соединен с вы-, ходом элемента ИЛИ, выход элемента 30 запрета соединен со счетным входом счетчика адреса, группа информаци. - онных входов которого соединена с выходами. второго регистра адреса,. четвертый выход генератора. тактовых импульсов соединен с первым входом блока сравнения, введены второй эта" лонный интерфейс, два коммутатора и блок согласования сигналов, причем первая группа регистра управляющих сигналов соединена с группами управ" 4 О ляющих входов первого коммутатора, первого эталонного и контролируемогс интерфейсов, вторая группа выходов регистра управляющих сигналов. соединена с группами управляющих входов45 второго эталонного интерфейса и второго коммутатора, первая и вторая группы входов которого соединены с первой группой входов-выходов второго эталонного интерфейса, вторая . 5 О группа входов-выходов которого соединена с первой и второй группами входов первого коммутатора и выходами .регистра данных, первая и вторая группы входов блока сравнения соединены соответственно с первой и второй группами выходов первого коммутатора, первая и вторая группы входов-выходов которого соединены с первыми группами входов-выходов первого эталонного и контролируемо- ф го интерфейсов соответственно,. тре- тья и четвертая группы входов блока сравнения соединены соответственно с первой и второй группами выходов второго коммутатора, первая и вторая 65 группы входов-выходов которого соединены с вторыми группами входов- выходов первого эталонного и контролируемого интерфейсов соответственно, первый и второй управляющие .входыи первый и второй управляющие выходы второго эталонного интерфейса соединены соответственно с первым и вторым выходами и первым и вторым входами блока согласОВания сиГналов,третий, четвертый, пятый и шестой выходы которого соединены соответственно с первыми и вторыми управляющими входами первого эталонного и контролируемого интерфейсов, пер- вый управляющийвыход первого эта-, лонного интерфейса соединен с третьим входом блока согласования сигналов и первым входом блока сравнения, второй управляющий выход первого эталонного интерфейса соединен с четвертым входом блока согласования сигналов и вторым входом блока сравнения, третий и четвертый вхо- ды которого соединены с первым и вторым управляющими выходами конт, -ролируемого интерфейса соответственно, выход блока сравнения соединенс входом блока индикации, установоч" ный вход счетчика адреса и второй вход блока сравнения образуют вход пуска устройства, информационные входы узла памяти являются входом ввода информации устройства.На фиг. 1 приведена структурная схема устройства для контроля параллельного микропроцессорного интерфейса; на фиг. 2 - сгруктурная схема блока управления; на фиг. 3 структурная схема блока сравнения.На фиг. 1 изображены блок 1 уп- равления, первый и второй эталонные интерфейсы 2 и 3, контролируемый интерфейс 4, первый и второй коммутаторы 5 и б, блок 7 согласования сигналов, блок 8 сравненияблок 9индикации, вход 10 пуска устройства, первый и второй выходы 11, 12 эталонных и контролируемого интерфейсов 2-4, первый и второй входы 13 и 14 эталонных и контролируемого интерфейсов 2-4.Блок 1 управления устанавливает режим работы коммутаторов 5 и б эталонных и контролируемого интерфейсов 2-4 с помощью двух групп выходов регистра управляющих сигналов. Для эталонных и контролируемого интерфейсов это режимы приема или передачи информации. Первый коммутатор 5 служит для передачи информации из блока 1 управления на первый эталонный и контролируемый интерфейсы 2 и 4 либо для передачи информации с этих интерфейсов на блок 8 сравнения. Второй коммутатор б служит для обмена информацией второго эталонного интерфейса 3 с первым эталонным и контролируемым интерФейсами 2 и 4 для передачи информации с первого эталонного и контролируемого интерфейсов 2,4 на блок 8 сравнения. Блок 7 согласования сигналов служит для согласования управляющих сигналов эталонных и контролируемого интерфейсов 2-4. Он обеспечивает соединение управляющих входов и выходов 11-14 эталонных и контролируемых интерфейсов 2-4таким образом, что один иэ эталонныхинтерфейсов работает в режиме передачи, а другой. - в .режиме приема инФормацииУправляющие выходы 11 и 12 перво. го эталонного и контролируемых интерфейсов 2 и 4 соединены с входами блока 8 сравнения, который осуществляет сравнение информационных и управляющих сигналов, поступающих с первого эталонного и контролируемого интерфейсов 2 и 4. Сравнение происходит по сигналам, поступающим из блока 1 управления. Результатсравнения отображается блоком 9 индикации и останавливает работу блока 1 управления,На фиг. 2 изображен регистр 15управляющих сигналов, регистр 16данных, первый и второй регистры17 и 18 адреса, узел 19 сравнения,узел 20 индикации, элемент ИЛИ 21,счетчик 22 адреса, узел 23 памяти,генератор 24 тактовых импульсов,элемент 25 запрета. Первый регистр17 адреса служит для установки адреса конца тестовой программы, второй регистр 18 адреса служит дляустановки адреса начала тестовойпрограммы (цепи установки кодов нарегистры 17 и 18 адреса на фиг. 2не изображены )Узел 20 индикациислужит для индикации адреса тестовой программы, на котором произошло несравнение. Элемент 25 запретаслужит для останова тестовой программы по сигналу несравнения, поступающему с первого входа блокаили по сйгналу, поступающему с выхода узла 19 сравнения.Регистр 15и регистр 16 данных служит для передачи на соответствующие выходы блока управляющих и информационных сигналов. Информационные входы регистра 15 и регистра 16 данных соединены с выходами узла 23 памяти, адресные входы которого соединены с выходами счетчика 22 адреса. Генератор 24 тактовых импульсов служит для формирования сигналов, синхронизирующих работу регистра 15, регистра .16 данных,. счетчика 22 адреса и блока 8 сравнения.Блок 8 сравнения фиг; 3 ) содер,жит узел 26 сравнения, регистр 27 ошибок, узел 28 индикации, элемент ИЛИ 29. Узел 26 сравнения осуществ.". ляет сравнение информационных и управляющих сигналов, поступающих с первого эталонного и контролируемого интерфейсов 2 и 4 на его входы,являющиеся входами блока. Результатсравнения записывается на регистр27 ошибок, с выходов которого черезэлемент ИЛИ 29 поступает на выходблока. Сравнение происходит по стро"бирующим сигналам, поступающим спервого входа блока. Результат сравнения отображается узлом 28 индика 10 ции, Сброс регистра 27 ошибок осуществляется сигналом запуска устройства, поступающим со второго входаблока.Устройство работает следующим15 образом.Контролируемый интерфейс 4 проверяется в двух режимах: в режиме передачи информации (вывод информации ) и режиме приема информации(вводинформации ). Каждому иэ двухрежимов контроля предшествуют коман..ды управления, поступающие с регистра 15 управляющих сигналов, которые подготавливают устройство кработе, т.е. Устанавливают блоки2-6 в одно из двух состояний наприем или передачу данных. Причем,если первый эталонный и контролируемый интерфейсы"2 и 4 устанавливаются в состояние приема данных,30 то второй эталонный интерфейс 3устанавливается в состояние передачиданных и наоборот,Задача второго эталонного интерфейса 3 и его связи .с контролируемым интерфейсом 4 и первым эталонным интерфейсом 2 - вести с нимидиалоговый обмен информацией и управляющими сигналами. Кроме того,второй эталонный интерфейс 3 является буфером блока 1 управления припроверке контролируемого интерфей.са 4 в режиме приема (ввода)данных.Связь первого эталонного и контролируемого интерфейсов 2 и 4 свторым эталонным интерфейсом 3 осу 45 ществляется через блок 7 согласования сигналов. Причем связь организована таким образом, что Стробзаписи 1 который выдает первый эталонный интерфейс 2 по первому уп 50 равляющему выходу 11 является "Стробом приема" для второго эталонногообъекта 3 (первый управляющий вход13), а сигнал фПодтверждение приема",который выдает второй эталонный интерфейс 3 по второму управляющемувыходу 12 в ответ на сигнал "Стробприема" является сигналом "Подтверждение записи" (второй управляющийвход, 14) для первого эталонного 2и контролируемого 4 интерфейсов и60 наоборот. "Строб записиф, которыйформирует второй эталонный ийтерФейс 3 в соответствии. с алгоритмомФункционирования объекта при записив него информации через первые дву 65 направленные шины, является "Стробомприема" для первого эталонного и контролируемого интерфейсов 2 и 4, а сигнал "Подтверждение приема", формируемый первым эталонным интерфейсом 2, является сигналом "Подтверж.- дение записи" для второго эталонно-, 5 го интерфейса 3. Таким образом, независимо от режима работы контролируемого интерфейса 4, блок 1 управления выдает последовательность тестов, а обмен информации (ее ввод 10 и вывод) производится автоматически,Когда первый эталонный и контроли руемый интерфейсы 2 и 4 работают в режиме передачи ( вывода ) данных, тестовая комбинация поступает на них с регистра 16 через первый ком-. .мутатор 5 и далее после диалогово-, го обмена с вторым эталонным интер-, фейсом 3 через второй коммутатор б . на блок 8 сравнения.В режиме приема (ввода )данных входной тест поступает через второй эталонный интерфейс 3, второй коммутатор 6 на вторые группы входов= . выходов первого эталонного и конт-, ролируемого интерфейсов 2 и 4, а затем после диалогового обмена между эталонными интерфейсами 2 и 3 информация поступает через первый коммутатор 5 на блок 8 сравнения,В блоке 8 сравнения сравниваются 30 также и выходные сигналы "Строб записи" .11 и "Подтверждение приемаф 12 первого эталонного и контролируемо-. го интерфейсов 2 и 4.35В качестве коммутаторов 5 и бмогут быть использованы логические.схемы ИЛИ двунаправленных шинныхформирователей типа К 589 АП 16,К 589 АП 26, р имеют двунапрленные шины, шины выходов и шинывходовБлок 7 согласования сигналовпередает сигналы с первого эталонного интерфейса 2 на второй эталонныйинтерфейс 3 с второго эталонного ,45интерфейса 3 на первый эталонныйи контролируемый интерфейсы 2 и 4,приводят их (сигналы ) к необходимомулогическому уровнщ, а также разде- .ляя их логически, что позволяет развязать входы эталонного и контролируемого объектов. С выхода блока 8 сравнения передаются результаты контроля годен- брак ) в блок 9 индикации и через . элемент,ИЛИ 21 на элемент 25 запрета.По входу ввода информации устройства .производится запись тестовых программ в узел 23 памяти. Сигнал с входа 10 пуска устройства устанавливает в исходное состояние счетчик 22 адреса и регистр 27 ошибки блока 8 сравнения. После этого импульсы с входа 13 через элемент 25 запрета вновь начинают изменять состояние счетчика 22 адреса. Состояние счетчика 22 адреса вызывает изменение информации на выходе узла 23 памяти, которая, в свою очередь, поступает на регистр 15 управляющих сигналов и регистр 16 данных на интерфейсы 2-4, причем сигналы с регистра 16 данных выдаются позже.Генератор 24 формирует по чет-вертому выходу строб-импульс для блока 8 сравнения, учитывающий задержку передачи данных в интерфейсах. Возможность изменять начало программы контроля и ее конец задается и осуществляется с помощью двух регистров 17 и 18 адреса узла 19 сравнения и элемента ИЛИ 21, причем, если регистр 18 адреса определяет начало программы, то регистр 17 адреса - ее конец. Гибкое изменение на чала и .конца программы контроля позволяет значительно сократить общее время контроля изделий. Так, современное производство БИС и СВИС имеет средний выход годных изделий от общей партии порядка 10-15. Зная статистические данные о браке и ка- кие тесты контроля выявляют этот брак, можно отбраковывать изделия в основном на первых же тестах, не продолжая всей программы контроля. Изменилась технология производства - изменилось соотношение процента брака по операциям, можно изменить очередность прохождения тестов.Предлагаемое выполнение устройства и его связей позволило сократить общее время контроля БИС интерфейса микропроцессорного набора сер. К 580 по сравнению с известным в 8 раз.1040489 Составитель В. Грвчневедактор И.Ковальчук Техред Т.ФантаКорректор,Ю. Макаренко каз Подпис ал ППП "Патентф, г. Уагород, ул. Проектная О/53НИИПИ Госупо делам13035, Мос Тир арстве изобре ва, Жаа 706нного комитета СССтений и открытий35, Рауюская наб.,