Устройство для ввода информации

Союз СоветскихСоциалистическихРеспублик ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п 11968797(22) Заявлено 08. 05. 81 (21) 3 287637/18-24 Р 1 М К з 6 06 Г 3/02 с присоединением заявки Мо Государственный комитет СССР по делам изобретений и открытий(53 УДК 681. 327.11088,8) Опубликовано 231082. Бюллетень Мо 39 Дата опубликования описания 23.10.82(72) Авторизобретения В.И. Омельченко Таганрогский радиотехнический институт им,(71) Заяв итель 54) УСТРОИСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ 20 30 Изобретение относится к автомати- ке и вычислительной технике и может быть использовано в цифровых вычислительных машинах.Известно устройство, содержащее клавиатуру, блок синхронизации, первый и второй регистр, счетчик, дешифратор, генератор одиночных импульсов, блок элементов НЕ и элемент И 1. Недостатком устройства являются, ограниченные функциональные воэможности иэ-эа ввода с клавиатуры, а также невозможность загрузки управляющей памяти, 1Наиболее близким к изобретению по технической сущности .и достигаемому результату является устройство, содержащее первый регистр, генератор одиночных импульсов, делитель частоты, распределитель импульсов, генератор импульсов, дешифратор, первую, вторую, третью и четвертую группы элементов И, второй и третий регистр, счетчик и элемент И 2.Однако это устройство имеет также ограниченные функциональные возможности, так как производит загрузку только оперативной памяти и не может осуществлять загрузку управляющей па мяти. Целью изобретения является увеличение быстродействия устройства путем дополнительного ввода информации в управляющую память.Для достижения поставленной цели в устройство для ввода информации, содержащее генератор импульсов, выход которого соединен с входом делителя частоты, выход которого соединен с первым входом генератора одиночных импульсов и с первым входом распределителя импульсов, второй вход которого является первым входом устройства и соединен с вторым входом генератора одиночных импульсов, выход которого соединен с первым входом первого регистра, второй вход которого является вторым входом устройства, выход первого регистра соединен с первым входом первого элемента И и с первым входом первого дешифратора, второй вход которого соединен с первым выходом распределителя импульсов, второй выход которого соединен с вторым входом первого элемента И, третий вход которого соединен с первым выходом первого дешифратора, второй выход которого соединен с входом второго регистра, первый выход которого соединен с первым входом второго элемента И, второй входкоторого соединен с первым входом третьего элемента И, с первым входом четвертого элемента И и с третьим выходом распределителя импульсов, четвертый выход которого соединен с первым входом пятого элемента И, вто рой вход которого соединен с вторым входом третьего элемента И, с вторым аходом четвертого элемента И и с вторым выходом второго регистра, третий выход которого соединен с третьим 1 О входом четвертого элемента И и с третьим входом третьего элемента И, выход которого является первым выхо-. дом устройства, выход первого элемента И соединен с входом третьего ре гнстра, выход которого соединен с четвертым входом третьего элемента И и с третьим входом второго элемента И, выход которого соединен с перным входом первого счетчика, выход кото О рого соединен с четвертым входом четвертого элемента И, выход которого является вторым выходом устройства, введены второй счетчик, второй дешифратор, элемент памяти, четвеРтый Ре" гистр, шестой, седьмой, носьмой и девятый элементы И, группа элементов И и элемент ИЛИ, выход которого соединен с вторым входом первого счетчика, выход которого соединен.с первым входом седьмого элемента И, выход которого является третьим выходом устройства, третий и четвертый выходы второго регистра соединены с первым и вторым входами шестого элемента И, выход которого соединен с первым вхо дом нторого счетчика, выход которого соединен с входом второго дешифратора, выходы которого соединены с первыми входами элементов И группы, вторые входы которых соединены с четвертым 40 входом третьего элемента И, третий и четвертый выходы распределителя импульсов соединены соответственно с третьим входом шестого элемента И и с первым входом девятого элемента И, 45 выход которого соединен с вторым вхо- . дом второго счетчикас первым входом носьмого элемента И и с первым входом элемента ИЛИ, второй вход которого соединен с выходом пяторо элемента И, один из выходов второго дешифратора соединен с вторым вхбдом седьмого элемента .И и с входом элемента памяти, выход которого соединен с вторым входом девятого Элемента И, выходы элементов И группы сое динены с входами четвертого регистра, выход которого соединен с вторым входом восьмого элемента И, выход которого является четвертым выходом устройства. 60На фиг. 1 представлена структурнаясхема устройства; на фиг. 2 " пример ввода информации.Устройство содержит первый регистр 1, первый вход 2 устройстна, генератор 3 одиночных импульсов, делитель 4 частоты, генератор 5 импульсов, распределитель 6 импульсов, второй вход 7 устройства, первый дешифратор 8, первый элемент И 9, второй 10 и третий 11 регистры, второй 12, третий 13, четвертый 14 и пятый 15 элементы И, первый выход 16 устройства, первый счетчик 17, второй выход 18 устройства, шестой элемент И 19, второй счетчик 20, второй дешифратор 21, группу элементов И 22-24, седьмой элемент И 25, элемент 26 памяти, четвертый регистр 27, носьмой 28 и девятый 29 элементы И, элемент ИЛИ 30, третий 31 и четвертый 32 выходы устройства.В таблице на фиг. 2 в графе 1 указывается номер такта, в графе 2 признаки и адрес информации, вводимой в оперативную память, в графе 3 - наименование цикла по первому выходу устройства, в графе 4 - признаки и адрес информации, вводимой в управляющую память, н графе 5 - наименование цикла аппо второму выходу устройства. Устройство работает следующим образом.Первый такт служит для ввода символа П, являющегося признаком оперативной памятиТакты с второго по пятый служат для ввода адреса оперативнойпамяти. В шестом такте вводится признак передачи адреса, обозначенный в графе 2 символом А. В тактах с седьмого по четырнадцатый и с шестнадцатого до двадцать третий вводятся первое и второе информационное слово.В пятнадцатом и двадцать четвертом тактах вводятся признаки записи обозначенные н графе 2 символом 3. Информация вводится адресно-группоным способом, когда перед первым словом информации указывается начальный адрес массива. Адреса последующих вводимых слов определяются модификацией начального адреса в первом такте.В каждом такте символ поступает с первого входа 2 устройства на первый регистр 1,Одновременно по второму входу 7 устройства на генератор 3 одиночных импульсов и распределитель б импульсов поступает синхроимпульс.На вход генератора 3 одиночных импульсов с выхода делителя 4 частоты поступает тактирующая серия импульсов, вырабатываемая генератором 5 импульсов.После записи символа на первый регистр 1 запускается распределитель б импульсов, отрабатывающий пять тактов. По первому такту первый дешифратор 8 анализирует состояние первого регистра 1. Если это состояние соответствует одному из символов служебной информации, то соответствующий разряд второго регистра 10 устанавливается н единичное состояние, Если вводится10 15 вый дешифратор 8 анализирует состояние первого регистра 1 и, устанавливает второй разряд второго регистра 10 в единичное состояние. Далее вто- Щ рой элемент И 12 перезаписывает адресное слово, сформированное в третьем регистре 11 в первый счетчик 17.В последующих восьми тактах производится ввод информационного слова, которое формируется на третьем регистре 11. В пятнадцатом такте вводится признак записи. При этом первый дешифратор 8 производит анализ содержимого первого регистра 1. Четвертый разряд второго регистра 10 устанавливается в единичное состояние. В этом такте производится также передача адресного и информационного слова в оперативную память через четвертый и третий элементы И 13 и 14, на первый и второй выходы 16 и 18 устройства. Далее пятый элемент И 15 вырабатывает сигнал модификации адреса, который через элемент ИЛИ 30 поступает на второй вход первого счетчи ка 17.Рассмотрим ввод информации в управляющую память. На фиг. 2 представлен массив информации, вводимой в управляющую память. Ввиду того, 45 что управляющая память имеет разрядность в три раза большую, чем оперативная память, информационное слово вводится по частям, каждая из которых сопровождается одним и тем же признаком записи. Ввод ка"дойчасти осуществляется в той же последовательности, как и при вводе в оперативную память. При этом в первом такте ввода вводится признак .управляющей памяти, и первый дешифратор 8 анализирует состояние первого регистра 1 и устанавливает в единичное сосФормула изобретения Устройство для ввода информации,содержащее генератор импульсов, выход которого соединен с входом делителячастоты, выход которого соединен спервым входом генератора одиночныхимпульсов и с первым входом распределителя импульсов, второй вхбд которого является первым входом устройства и соединен с вторым входом генератора одиночных импульсов, выходкоторого соединен с первым входом символ адресного или числового слова,то четыре младших разряда первого ре гистра 1 по второму такту через пер" вый элемент И 9 поступают на третий регистр 11, который выполнен сдвигающим на четыре позиции в сторону младших разрядов. Второй, третий и четвертый такты осуществляют ввод адресного слова. При этом первый дешифратор 8 устанавливает признак отсутствия служебной информации. В шестом такте устанавливается, в еди ничное состояние второй разряд второго регистра 10. В пятом такте никаких передач не производится. В шестом такте на регистр 1 поступает символ передачи адреса. При этом пертояние четвертый разряд второго .реги. стра 10.В последующих тринадцати так-.тах вводится адресное слово и первая60 часть информационного слова. Порядокработы в этих циклах такой же,как ипри вводе в оперативную память.В четырнадцатом такте дит призакзаписи. При этом первый дешифратор 8 анализирует состояние первого регистра 1 и третий разряд второго регист- ра 10 устанавливается в единичное состояние. Сигнал с выхода шестого элемента И 19 установит в единичное состояние второй счетчик 20. Второй дешифратор 21 анализирует состояние второго счетчика 20 и вырабатывает сигнал, поступающий с первого его выхода на группу элементов И 22, на информационный вход которой поступает содержимое третьего регистра 11 и запоминается на четвертом регистре 27.В последующих восьми тактах производится ввод второй части слова управляющей памяти, которая запоминается на третьем регистре 11. При вводе второго признака запист содержимое второго счетчика 20 увеличивается на единицу. При этом сигнал с второго выхода второго дешифратора21 управляет передачей информации стретьего регистра 11 через группуэлементов И 23 на четвертый регистр27. Затем производится ввод третьей части слова управляющей памяти, которая запоминается третьим регистром 11.С вводом третьего признака записи содержимое второго счетчика 20 увеличится еще на единицу, сигнал о третьего выхода второго дешифратора 21 устанавливает в единичное состояние элемент 26 памяти и управляет передачей содержимого третьего регистра 11 через группу элементов И 24 на четвертый регистр 27, разрядность которого в три раза больше разрядности третьего регистра 11. Девятый элемент И 29вырабатывает сигнал модификации адреса первого счетчика 17 и производит передачу информационного слова через восьмой элемент И 28 в управляющую память посредством четвертого выхода 32 устройства. На этом ввод одного информационного слова в управляющую память заканчивается.Данное устройство позволяет осуществить ввод информаций как в оперативную память, так и в управляющую память, что расширяет функциональные возможности и увеличивает быстродействие устройства.первого регистра, второй вход кото.рого является вторым входом устройства, выход первого регистра соединен с первым входом первого элемента И и с первым входом первого дешифратора, второй вход которого соединен 5 с первым выходом распределителя импульсов, второй выход которого соединен с вторым входом первого элемента И, третий вход которого соединен с первым выходом первого дешифрато О ра, второй выход которого соединен с входом второго регистра, первый выход которого соединен с первым фвходом второго элемента И, второй вход которого соединен с первым вхо дом третьего элемента И, с первым входом четвертого элемента И и с третьим выходом распределителя импульсов, четвертый выход которого соединен с первым. входом пятого элемента И, второй вход которого соединен с вторым входом третьего элемента И, с вторым входом четвертого элемента И и с вторым выходом второго регистра, третий выход которого соединен с третьим входом четвертого25 элемента И и с третьим входом третьего элемента И, выход которого является первым выходом устройства, выход первого элемента И соединен с входом третьего регистра, выход которого соединен с четвертым входом третьего элемента И и с третьим входом второго элемента И, выход которого соединен с первым. входом первого счетчика, выход которого соединен с чет вертым входом четвертого элемента И, выход которого является вторым выходом устройства, о т л и ч а ю щ е ес я тем, что, с целью увеличения быстродействия устройства, в него 40 введены второй счетчик, второй дешифратор, элемент памяти, четвертый регистр, шестой, седьмой, восьмой и девятый элементы И, группа элементов И и элемент ИЛИ, выход которогосоединен с вторым входом первогосчетчика, выход которого соединен спервым входом седьмого элемента И,выход которого является третьим выходом устройства, третий и четвертыйвыходы второго регистра соединены спервым и вторым входами шестого элемента И, выход которого соединен спервым входом второго счетчика, выходкоторого соединен с входом второго децифратора,выходы которого соединены спервыми входами элементов И группы,вторые входы которых соединены счетвертым входом третьего элемента Итретий и четвертый выходы распределителя импульсов соединены соответственно с третьим входом шестогоэлемента И и с первым входом девятого элемента И, выход которого соединен с вторым входом второго счетчика,с первым входом восьмого элемента Ии с первым входом элемента ИЛИ, второй вход которого соединен с выходомпятого элемента И, один из выходоввторого дешифратора соединен с вторым входом седьмого элемента И и свходом элемента памяти, выход которого соединен с вторым входом девятого элемента И, выходы элементов Игруппы соединены с входами четверто. -го регистра, выход которого соединенс вторым входом восьмого элемента И,выход которого является четвертымвыходом устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 726522, кл, 6 06 Г 302, 1978.2. Отчет по НИР Таганрогского радиотехнического института им В,Д.Кал.мыкова Цифровая интегрирующая машина для оценки эффективности радиотехнических систем. Гос. регистрационный Р 6991822, г. Таганрог, 1974968797 Тираж 731 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д, 4/5