Устройство для поиска дефектов цифровых узлов

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик ф К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет -С 06 Е 11/16 Государственный комитет СССР ио делам изобретений и открытий(0888) Дата опубликования описания 300982(71) Заявитель 4) УСТРОЙ ОИСКА ДЕФЕКТОВ ЦИФРОВЫХЛОВ ствааервыйка вс первымиго ивход Изобретение относится к автоматике и вычислительной технике, а именно к устройствам;контроля работоспособности и поиска дефктов цифровых: узлов и блоков.Известно устройство для контроля цифровых блоков, содержащее блок ввода, блок сравнения, блок индикации, блок памяти 1Недостатком известного устрой является малая степень автоматиз ции поиска дефектов, так как при наличии большого числа неудачных исходов тестов просмотр словаря неисправностей с целью поиска неисправного элемента занимает достаточно много времени.Наиболее близким к изобретению по технической сущности является устройство для контроля цифровых блоков, содержащее блок ввода, блок памяти, коммутатор, блок сравнения, бдок индикации, блок управления, первый и второй регистры контроля, причем п второй и третий выходы бло вода соединены соответо рвым входом блока памя пе входами соответственрво второго регистров контро с ом блока управленияпервый и второй выходы блока памяти соединены соответственно с первым входом коммутатора и с первым входом блока сравнения, второй вход и второй выход коммутатора являются соответственно выходом и входом- устройства, первый и второй выходы блока сравнения соединены соответ.ственно с вторыми входами первого и второго регистров контроля, выходы первого и второго регистров контроля соединены с входами блока индикации, а первый, второй, третий и четвер" ,тый выходы блока управления соединены соответственно с входом блока ввода, вторым входом блока памяти, третьим входом блока сравнения и с третьим входом коммутатора.Это устройство позволяет определить множество одиночных дефектов проверяемого блока, Поиск дефектов осуществляется с помощьютестов, а именно, подачей на входыпроверяемого блока последователь ности, входных импульсов (тестового набора) и проверкой правильности реакций проверяемого блока. Для каждого тестового набора с блока ввода выдается множество одиночных 30 дефектов, обнаруживаемых даннымнабором, При наличии дефекта этомножествс (среди которого присутствует как действительный дефект блока так и подозреваемые) подаетсяна один из регистров контроля.При отсутствии дефекта, т.е. в случае правильного ответа блока наданный тестовый набор, соответствующее набору множество подозреваемыхдефектов записывается в другой регистр контроля. 10Таким образом, в первом регистребудут сосредоточены возможные одиночные дефекты, а во втором регистребудут фиксироваться одиночные дефекты, действительно отсутствующие в бло 15ке исключенныеиз рассмотрения дефекты), так как соответствующие тестовые наборы их не обнаружили. Еслииз возможных дефектов удалить исключенные дефекты (т.е. произвести операъцию вычитания из множества возможныхдефектов множества исключенных дефектов), то результатом будет множество,действительных дефектов блока..Номера этих дефектов будут индицированы на блоке индикации, а по табли.це неисправностей будет найден номернеисправного элемента и вид дефекта 2,Недостатком известного устройстваявляются относительно большие затратывремени на подготовку информации для З 0поиска дефектов и соответственно большое время поиска дефектов, Составление тестов весьма трудоемкий и дорогостоящий процесс. Затраты на созданиепрограммного обеспечения, решающего 35эту задачу или на ручное составлениетестов, значительны и превосходятстоимость самих устройств контроля.Для работы известного устройстватесты должны формироваться следующим 40образом. После построения полногодиагностического теста для каждоготестового набора необходимо промоде- .лировать каждый из возможных в проверяемом блоке дефектов для вычисления 45множества. одиночных дефектов, обнаруживаемых данным набором. Таким образом, после получения Ь тестовых наборов и при в возможных одиночных дефектах в проверяемом блоке необходимопроизвести пхж дополнительных анализов.Цель изобретения - ускорение поиска дефектов,Поставленная цель достигается тем,что в устройстве для поиска дефекта 55цифровых узлов, содержащем блок ввода, блок памяти,коммутатор, блоксравнения, блок индикации, блок управления, причем первый выход блока управления соединен с входом блока вво да, первый выход которого соединен спервым входом блока памяти, перваягруппа выходов которого соединена спервой группой информационных входовкоммутатора, управляющий вход которР го соединен с вторым выходом блока управления, третий выход которого соединен с вторым входом блока памяти, вторая группа выходов которого соединена с первой группой информационных входовблока сравнения, вторая группа информационных входов:.которого соединена с первой группой выходов коммута" тора, вторая группа информационных входов которого соединена соответственно с входами проверяемого узла, группа выходов которого соединена соответственно с второй группой информационных входов коммутатора, управляющий вход блока сравнения соединен с четвертым выходом блока управления, первый вход которого соединен с вторым выходом блока вво-. да, третий выход которого соединен с первым входом блока индикации, второй вход блока индикации соединен с пятым выходом блока управле-. ния, второй вход которого соединен с выходом блока сравнения.Блок управления содержит дешифратор, два переключателя, три элемента ИЛИ, элемент НЕ, элемент И, два элемента задержки, два шифратора, причем выход первого шифратора является первым выходом блока, второй выход блока соединен с первым выходом первого дешифратора, второй выход которого соединен с входом первого элемента задержки и является третьим выходом блока, чет- вертый выход. блока соединен с выходом первого элемента задержки и с выходом второго элемента задержки, вход которого соединен с первым входом элемента И, вуход которого соединен с первым входОм первого элемента ИЛИ, второй вход которого соединен с третьим выходом дешифратора, четвертый выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого переключателя, выход второго переключателя соединен с первым входом первого шифратора и с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИ и с вторым входом первого шифратора, третий вход которого соединен с выходом первого элемента ИЛИ и с третьим входом третьего элемента ИЛИ, выход которого соединен с четвертым входом первого шифратора, первый вход блока соединен с входом дешифратора, второй вход блока соединен с пятым входом первого шифратора и с входом элемента НЕ, выход которого соединен с вторым входом второго элемента И, пятый и Йестой выходы дешифратора соединены соответственно с первым и вторым входами второго шифратора, выход которого является пятым выходом блока.На фиг.1 представлена схема устройства; на фиг.2 - схема блока управления.Устройство содержит блок 1 ввода,блок 2 памяти, коммутатор 3, блок4 сравнения, блок 5 индикации, блок 56 управления и проверяемый блок 7.Блок управления содержит дешифратор 8, шифраторы 9 и 10, переключатели 11 и 12 "Пуск" и "Продолжение", элементы 13 и 14 задержки, 10элементы НЕ 15, элемент И 16, элементы ИЛИ 17-19,Процесс диагностирования начинается нажатием кнопки 11 "Пуск". В ре"зультате вырабатываются два сигнала: 15через элемент ИЛИ 19 сигнал ЧТ -разрешение на чтение информации блоком 1 ввода, и сигнал ЗПКТ - записькоммутационного теста,.(КТ ), которыйразрешает передачу КТ с блока 1 вво,да на первый вход блока 6 управления. Данные сигналы через шифратор9 и первый выход блока б управленияпоступают на блок 1 ввода. КТ содержит информацию о входных и выходных контактах проверяемого блока 7, согласно которой коммутатор3 подключает входные контактык выходам блока 2 памяти, а выходные контакты - к входам блока 4 сравнения.При считывании метки ККТ, записанной в конце КТ, дешифратор 8 выдает соответствующий сигнал ККТ, который формирует два сигнала: ЧТчерез элемент ИЛИ 19 и сигнал ЗПНКЭДчерез элемент ИЛИ 17, которые разрешают считывание и передачу НКЭДс блока 1 ввода в блок 5 индикации.По прочтению метки КНКЭД блок 1ввода через дешифратор 8 выдает соот ветствующий сигнал КНКЭД, которыйформирует два сигнала: ЧТ через элементы ИЛИ 18 и 19 и сигнал ЗПТН.через элемент ИЛИ 18, которые разрешают считывание и передачу одного 45тестового набора (ТН) с блока 1 ввопа в блок 2 памяти.По прочтении метки КТН блок 1ввода через дешифратор 8 выдает50соответствующий сигнал КТН, которыйразрешает подачу тестовоГо набора,на проверяемый блок 7 через третийвыход блока 6 управления (сигналКОНТ.1), и по истечению времени,равного. установлению на выходе проверяемого блока 7 ответной реакции,через элемент 13 задержки вьщаетсигнал КОНТ.2 через четвертый выходблока 6 управления. Последний сигналво-первых, разрешает сравнение ожидаемых реакций, записанных в блоке2 памяти. и ответных реакций.с проверяемого блока 7 и, во-вторых, через элемент 14 задержки подготавливает путь прохождения сигнала несрав нения НЕСРАВ через элемент И 16.Элемент 14 задержки, рассчитанныйна время сравнения реакций, предназначен для устранения ложных срабатываний элемента И 16,Результат сравнения может бытьдвояким, поэтому рассмотрим обаслучая.При совпадении ответных реакцийс ожидаемыми сигнал,НЕСРАВ. с блока 4 сравнения отсутствует., В этомслучае на выходе элемента НЕ присутствует единица, которая в моментвремени, определяемый элементом 14задержки, через элементы ИЛИ 18 и 19и шифратор 9 сигналов выдает разрешение на считывание и прием очередного ТН,Если ответная реакция не совпалас ожидаемой, то с блока 4 сравнениявыдается сигнал НЕСРАВ, который поступает на второй вход блока 6 управления. В результате, во-первых, навыходе элемента НЕ 15 устанавливается ноль, который запрещает считываниеочередного тестового набора, и вовторых, выдается сигнал ПЕРЕМ., ко,торый через шифратор 9 сигналов ипервый выход блока б управления приводит к пропуску оставшихся ТН данногоидентификатора до метки К ПЕРЕМ,Необходимость пропуска ТН объясняется тем, что в результате несовпадения реакций доказано отсутствие дефектов из иЯентифицируемого класса эквивалентных дефектов, а значит, нет необходимости подавать оставшиеся ТНидентификатора. При считывании меткиК ПЕРЕИ, с блока 1 ввода через дешифратор 8 выдается сигнал К ПЕРЕМ, действия которого аналогичны действиямсигнала ККТ.Если после очередной попытки ввести ТН считана метка КНД (кднец идентификатора), то дешифратором 8 вырабатывается соответствующий сигналКИД, который является сигналом наиидикацию ИНДИК. Данный сигнал через шифратор 10 и пятый выход блока 6 управления разрешает индикациюномера класса эквивалентных дефектовн блоке 5 индикации.После устранения обнаруженногодефекта процесс диагностирования может быть продолжен путем нажатиякнопки 12 ПРОДОЛЖЕНИЕ. В результатебудут обеспечены действия, аналогичные действиям сигналов ККТ или К ПЕРЕМ. Если тест поиска дефектов прошелдо конца; т.е. считана метка КТПД,то дешифратором 8 вырабатываетсясигнал на индикацию ОСТАН. Данныйсигнал через шифратор 10 и пятыйвыход блока б управления разрешаетиндикацию кнформации об отсутствииидентифицируемых дефектов проверяемо 962957го блока 7 и окончания процесса диагностирования.Для организации процесса поискадефектов используется тест пбискадефектов (ТПД), организованный следующим образом,Все множество дефектов проверяемого блока разбивается на классы эквивалентности таким образом, что неразличимые дефекты образуют одинкласс. Для каждого класса эквивалентных дефектов строится идентификатор - минимальная совокупность тестовых наборов, выделяющих данныйкласс дефектов среди всех другихклассов дефектов. Причем при подачена проверяемый блок йдентификаторадля одного класса дефектов при наличии в блоке дефектов, принадлежащих данному классу, реакция на выходе проверяемого блока будет отличаться от ответной реакции блока бездефекта или блока с дефектами, непринадлежащими данному классу дефектов, хотя бы на одном тестовом наборе идентификатора,Блок 1 .ввода предназначен для ввода с перфоленты, например, номеракласса эквивалентных дефектов, тестовых наборов, информации с ожидаемойответной реакции блока 7, а такжекомандной информации, Блок 2 памятипредназначен для хранения и выдачина проверяемый блох 7 тестовой информации. Коммутатор 3 предназначендля коммутации внешних контактов проверяемого блока 7, при этом вход-.ные контакты подключаются к выходам блока 2 памяти, выходные контакты подключаются к входам блока4 сравнения. Блок 4 сравнения обес-.печивает сравнение реакций, получае.иых с выходов проверяемого блока7, и ответных реакций, хранящихсяв блоке 2 памяти. При несовпаденииреакций блок 4 сравнения Формирует сигнал несравнения. Блок 5 индикации,предназначен для индикации номера"класса дефектов. Блок 6 управленияорганизует работу всех блоков устоойства. По команде б управления из блока 1 ввода подается коммутационный тест, согласно которому блок б управления производит требуемые коммутации внешних контактов проверяемого бло" ка 7 к выходам блока 2 памяти и к входам блока 4 сравнения, Затем по " команде с блока б управления иэ бло" ка 1 ввода в блок 5 индикации записывается номер класса эквивалентных дефектов, Затем по команде с блока б управления из блока 1 ввода в блок 2 памяти записывается первый тестовый набор первого идентификатора и ответная реакция, соответствующая реакции блока при наличий в нем дефекта данного класса. Тестовый набор из блока 2 памяти черезкоммутатор 3 поступает на вход проверяемого блока 7. Ответные реакциипроверяемого блока 7 через коммутатор3 подаются на вход блока 4 сравненияОдновременно на другой вход блока4 сравнения иэ блока 2 памяти поступают ожидаемые ответные реакции.В случае несовпадения ожидаемых и по" 10 лученных ответных реакций блок 4сравнения формирует сигнал несравнения, который поступает на блокб управления. Появление сигнала несравнения говорит о том, что в про веряемом блоке 7 отсутствуют дефектыданного класса. В этом случае блокб управления выдает команду на блок1 ввода для перемотки. ленты и пере"ходу к проверке следующего идентифи катора, после чего описанные действия повторяются. В случае отсутствиясигнала несравнения с блока 4 сравнения через время, равное тахту контроля, блок 6 управления выдает коман ду на ввод следующего тестового набора данного идентификатора. Если проверяемый блок 7 был проверен уже навсех тестовых наборах данного иденти . Фикатора, а сигнал несравнения таки не появился, в этом случае в проверяемом блоке 7 присутствует одиниз дефектов проверяемого класса дефектов, блок 6 управления при попытке считать следующий тестовый набор,определив конец идентификатора, выЗф дает команду на индикацию номеракласса эквивалентных дефектов на блок5 индикации. По номеру класса дефектов определяется и устраняется дефект. Затем работа устройства повто ряется до полного устранения всехдефектов блока.Формула изобретения1, Устройство для поиска дефектовцифровых узлов, содержащее блок ввода, блок памяти, коммутатор, блок у сравнения, блок индикации, блок управления, причем первый выход блока управления соединен с входом блока ввода, первый выход которого соединенс первым входом блока памяти, первая группа выходов которого соединена с первой группой информационныхвходов коммутатора, управляющий входкоторого соединен с вторым выходомблока управления, третий выход которого соединен с вторым входом блокапамяти, вторая группа выходов которого соединена с первой группой информационных. входов блока сравнения, вторая группа информационных входов кото,рого соединена с первой группой вы ходов коммутатора, вторая группа ин-. формационных входов которого соединена соответственно с входами проверяемого узла, группа выходов которого соединена соответственно с второй группой информационных входов коммутатора, управляющий вход блокасравнения соединен с четвертым выходомлока управления, первый вход котоого соединен с вторым выходом блока ввода, третий выход которого соединен с первым входом блока индикации,10 о т л и ч а ю щ е е с я тем, что, с целью ускорения поиска дефектов, второй вход блока индикации соединен с пятым выходом блока управления, второй вход которого соединен с вы ходом блока сравнения.2. Устройство по п,1, о т л и - . ч а ю щ е е с я тем, что блок управления содержит дешифратор, два пе" реключателя, три элемента ИЛИ, эле-. ;д мент НЕ, элемент И, два элемента задержки, два шифратора, причем выход первого шифратора является первым выходом блока, второй выход блока соединен с первым выходом первого дешифратора, второй выход которого . соединен с входом первого элемента задержки и является третьим выходом блока, четвертый выход блока соединец с выходом первого элемента за-, держки и с выходом второго элемента задержки, вход которого соединен с первым Ьходом элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с третьим выходом дешиФратора, четвертый выход которогосоединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом перводо переключателя, выход второго переключателя соединен с первым входом первого шифра-тора и с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИи с вторым входом первого шифратора,третий вход которого соединен с выходом первого элемента ИЛИ и с третьим входом третьего элемента ИЛИвыход которого соединен с четвертымвходом первого шифратора, первыйвход блока. соединен с входом дешифратора, второй вход блока соединен спятым входом первого шифратора и свходом элемента НЕ, выход которогосоединен с вторым входом второгоэлемента И, пятый и шестой выходыдешифратора соединены соответственно,с первым и вторым входами второго шифратора, выход которого является пятым выходом блока.Источники информации,принятые во внимание при экспертизе1, Диагностика неисправностейлогических схем вычислительных машин,М., фНаукаф, 1965, с.115-132.2. Лвторское свидетельство СССРР 607218 кл. 6 06 Р 11/00, 1978962957 Составитель Н. Торопова Тараненко Техред АЬч Корректор Е.Рошкедакто филиал ППП Патент , г. Ужгород, ул. Проектн аказ 7515 79 Тираж ВНИИПИ Государственно по делам изобретений 113035, Москва, Ж, 73 Подписно комитета СССР открытийаушская наб., д. 4/5