Стохастическое устройство для определения действующего значения сигнала

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик ни 962940 Ф К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 12. 01. 81 (21) 3263605/18-24 311 М. Кл. с присоединением заявки Н 9 -С 06 Р 7/70 Государственный комитет СССР по делам изобретений и открытий(23) Приоритет Опубликовано 3609.82. Бюллетень М 36 Дата опубликования описания 30,0982(72) Авторы изобретения И,Я.Билинский, А.К.Микелсон и А.А.Скагерис Институт электроники и вычислительной техн ки АН Латвийской ССР(71) Заявитель фффНф аа ъ(54) СТОХАСТИЧЕСКОЕ УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ДЕЙСТВУЮЩЕГО ЗНАЧЕНИЯ СИГНАЛА Изобретение относится к вычислительной и измерительной технике, а именно к цифровым приборам для измерения действующего значения сигнала, и может быть использовано в технике связи, в производстве и испытаниях различных радиоэлектронных приборов и систем, а также в процессе научных исследований.Известны цифровые коррелометры, работающие в режиме измерения действующего значения сигнала. Этот измеритель содержит входной усилитель, генератор псевдослучайных чисел с коммутатором, два цифроаналоговых преобразователя, два компаратора, генератор тактовых импульсов, умножитель, интегратор, схему считывания и регистрирующее устройство 1.Известен также коррелометрический измеритель. действующего значения сигнала, работающий на принципе стохастатического аналого-цифрового преобразователя сигналов, имеющий входной усилитель, два компаратора, генератор тактовых импульсов, генератор псевдослучайных чисел, цифроаналоговый преобразователь, источник постоянного напряжения, аналоговый сумматор, логический инвертор,две группы вентилей, решающий блоки регистрирующее устройство 2.Недостатком таких измерителейявляется ограниченное быстродействие, определяемое временем установления цифро-аналогового преобразователя.1 О Наиболее близким техническим решением к изобретению является устройство для измерения действующегозначения сигнала, содержащее входной усилитель, два компаратора, источник постоянного напряжения, аналоговый сумматор, генератор тактовых импульсов, цифро-аналоговый преобразователь, два генератора псевдослучайных чисел, блок вычитания ипереключатель, два накапливающихалгебраических сумматора, два последовательных регистра сдвига, четыреэлемента И, два элемента ИЛЙ, триреверсивных счетчика, суммирующийсчетчик, решающий блок и регистрирующий блок3 .Минимальное время измерения действующего значения сигнала при помощи этого измерителя также ограничено временем установления цифроаналогового преобразователя.Цель изобретения - повышениебыстродействия.Поставленная цель достигается тем,что в стохастическое устройство дляопределения действующего значениясигнала, содержащее входной усилитель, вход которого является входом,измерителя, первый и второй коммутаторы, первые входы которых соединены с выходом входного усилителя,первый аналоговый сумматор, выходкоторого соединен с вторым входомвторого компаратора, источник посто;янного напряжения, выход которогосоединен с первым входом первогоаналогового сумматора, цифро-аналоговый преобразователь, выход которого соединен с вторыми входами первого аналогового сумматора и первого компаратора, генератор псевдослучайных чисел, первый выход которого 20соединен с входом цифро-аналоговогопреобразователя, арифметико-логический блок, первый и второй входы которого соединены соответственно с первым и вторым выходами генератора 25псевдослучайных чисел, регистрирующий блок, вход которого соединен свыходом арифметико-логического блока, и генератор тактовых импульсов,дополнительно содержит блок источников постоянного напряжения, второй,третий, четвертый и пятый аналоговыесумматора, третий, четвертый, пятыйи шестой компараторы, сумматор помодулю два, однорибратор, первый и 35второй триггеры, первый, второй, третий, четвертый и пятый элементы И,первый, второй и третий элементы задержки, причем первый, второй,третий и четвертый выходы блока источников постоянного напряжения соединены с первыми входами соответственно второго, третьего, четвертого ипятого аналоговых сумматоров, вторыевходы которых подключены к выходуцифро-аналогового преобразователя,выходы второго, третьего, четвертогои пятого аналоговых сумматоров соединены с первыми входами соответственио третьего, четвертого, пятогои шестого компараторов, вторые входы которых подключены к выходу входного усилителя, первый выход генератора тактовых импульсов соединен.спервым входом первого элемента И,восход которого соединен с нулевым 55входом первого триггера, третьимивходами первого, второго, третьего,четвертого, пятого и шестого компараторов и входом первого элементазадержки, входы ".второго; и третьего ЬОэлементов задержки подклЮчены к выходам соответственно первого и второго компараторбв, а выходы первого, второго и третьего элементовзадержки соединены с первыми входами соответственно второго, третьего и четвертого элементов И, выходы первого, второго, третьего, четвертого, пятого и шестого компараторов соединены с соответствующими входами сумматора по модулю два, выход которого соединен с единичным входом второго триггера, выход второго триггера соединен с единичным входом первого триггера и входом одновибратора, выход которого соединен со вторыми входами первого, второго, третьего и четвертого элементов И, выходы второго, третьего и четвертого элементов И соединены соответственно с третьим, четвертым и пятым входами арифметико-логического блока, второй выход генератора тактовых импульсов соединен с первым входом пятого элемента И, второй вход которого соединен с нулевым выходом первого триггера, а выход соединен с нулевым входом второго триггера и входом генератора псевдослучайных чисел.На чертеже представлена блок-схема устройства.Она содержит входной усилитель 1, первый 2, второй 3, третий 4, четвертый 5, пятый б и шестой 7 компараторы, первый 8, второй 9, третий 10, четвертый 11 и пятый 12 аналоговые сумматоры, цифро-аналоговый преобразователь 13, источник 14 постоянного напряжения, блок 15 источников постоянного напряжения, генератор 1 б тактовых импульсов, первый элемент И 17, первый триггер 18, первый элемент 19 задержки, второй элемент И 20, сумматор 21 по модулю два, второй элемент 22 задержки, третий элемент И 23, третий элемент 24 задержки, четвертый элемент И 25,.второй триггер 26, одновибратор 27, пятый элемент И 28, генератор 29 псевдослучайных чисел, арифметикологический блок 30, регистрирующий блок 31.Арифметико-логический блок 30 состоит из двух накапливающих сумматоров, двух последовательных регистров сдвига, четырех элементов И двух элементов ИЛИ, трех реверсивных счетчиков,. суммирующего счетчика и решающего устройства, соединенных соответствующим образом для реализации алгоритма в соответствии с формулой (1). Выход входного усилителя 1 соединен с первыми входами первого 2, второго 3 компараторов и с, вторыми входами третьего 4, четвертого 5, пятого б и шестого 7 компараторов. Выход источника 14 постоянного напряжения соединен с первым входом первого аналогового сумматора 8. Первый, второй, третий и четвер выходы блока 15 источников-(х) пк постоянного напряжения соединены спервыми входами соответственно второ 1 го 9, третьего 10, четвертого 11.ипятого 12 аналоговых сумматоров. Выход цифро-аналогового преобразователя 13 соединен с вторыми входамианалоговых сумматоров 8-12 и первого компаратора 2. Выходы первого 8,второго 9, третьего 10, четвертого11 и пятого 12 аналоговых сумматоров соединены соответственно с вторым. входом второго компаратора 3 и первыми входами третьего 4, четвертого 5, пятого б и шестого 7 компараторов. Прямой выход первого компаратора 2соединен свходом второго элемента 1522 задержки и первым входом сумматора 21 по модулю дваИнверсный выход второго компаратора 3 соединенс входом третьего элемента 24 задержки и вторым входом сумматора 21по модулю два. Прямые выходы третьего 4, четвертого 5 компараторов иинверсные выходы пятого б и шестого7 .компараторов соединены соответственно с третьим, четвертым, пятым.и шестым входами сумматора 21 помодулю два, выход которого соединенс единичным входом второго триггера 26. Выходы первого 19, второго 22и третьего 24 элементов задержек сое динены с первыми входами соответственно второго 20, третьего 23 и четвертого 25 элементов И, выходы которых соединены соответственно стретьим, четвертым и пятым входами 35арифметико-логического блока 30.Первый вход блока 30 соединен с первым выходом генератора 29 псевдослучайных чисел и входом цифро-аналогового преобразователя 13, второй 40вход соединен с вторым выхЬдом генератора 29 псевдослучайных чисел,а выход - с входом регистрирующегоблока 31. Первый выход генератор 16тактовых импульсов соединенс первым входом первого элемента И, второй вход которого соединен с выходомодновибратора 27 и вторыми входамивторого 20, третьего 23 и четвертого 25 элементов И. Выход первого элемента И 17 соединен с третьими входами компараторов 2-7, входом первогоэлемента 19 задержки и нулевым входом первого триггера 18, единичныйвход которого соединен с единичнымвыходом торого триггера 26 и входом одновибратора 27. Второй выход генератора 16 тактовых импульсов соединенс первым входом пятого элемента И 28,второй вход которого соединен с нулевым выходом первого триггера 18, а выход - с нулевым входом второго триггера 26 и входом генератора 29 псевдослучайных чисел.Устройство работает следующим образом. лОценка действующего значения хо измеряемого сигнала х(с) определяется в соответствии с формулойнх: ЧУ 2пф+ Р йд рк- к к и, к где )-я реализация псевдослучайного числанапервом выходе генератора 29 псевдослучайныхчисел К 60,1)-я реализация псевцо%случайного числа ( навтором выходе генератора 29 псевдослучайныхчисел;иКвыходной сигнал первогокомпаратора 2И)1 если хк)Ч (1)КО, если хк (Ч ( -1)(икинверсия выходного сигнала второго компаратора Зу1, если хкЧ( -1);О, если х (1)7 Ч ( - 1) Рк(3)Ч предел изме ения;И количество тактов дискретизации за время измерения.Сигнал х(с) приводится в область хЕ-Ч,Ч во входном усилителе 1 и поступает на первые входы компараторов 2 и 3 и вторые входы компараторов 4-7, На вторые входы компаратора 2 и аналоговых сумматоров 8-12 псступает аналоговый псевдослучайный опорный сигнал П =Че 10,Ч, образованный в цифро-аналоговом преобразователе 13 в соответствии с кодом чиселпоступающих с первого выхода генератора 29 псевдослучайных чисел. На первый вход аналогового сумматора 8 поступает напряжение -Ч от источника 14 псстоянного напряжения, и на выходе аналогового сумматора 8 образуется псевдослучайный аналоговый сигнал П. =Ч( К)Е -ЧОкоторый поступает в качестве опорного сигнала на второй вход компаратора З.На первые входы аналоговых сумматоров 9-12 с первого, второго третьего и четвертого выходов блока 15 источников постоянного напряжения поступает напряжение соответственно ДЧ в , Ж -Ч+ЬЧ и -Ч-Чеигде (Ч = Ч" 2 а - разрядность псевРдослучайных чисел; и -(1-5) выбирается в зависимости от параметров примененного в предлагаемом устройстве цифро-аналогового преобразователя 13. На выходе аналоговых сумматоров 9-12 образуется псевдослучайный опорный сигнал для компараторов 4-7.Компараторы 2, 4 и 5 работают в области положительных значений10 15- +К 20 йк сигнала х(с) и опорные сигналы вспомогательных компараторов 4 и 5 отличаются от опорного сигнала основного компаратора. 2 только на величину т ьЧ. Аналогично, компараторы 3, 6 и 7 работают в области отрицательных значений сигнала х(1), при этом опорные сигналы вспомогательных компараторов 6 и 7 отличаются от опорного сигнала основного компаратора 3 только на величину +ЬЧ. Вспомогательные компараторы 4-7 рабстают аналогичио основным компараторам 2 и 3 и имеют выходные сигналы соответственно1, если хкгЧк+га: кО, если хкс Ч +1 Л1, если х(Й.)КЧ-ЬЧ7 Кк О, если х Ч " - ьЧ (4) 1, если х(1) сЧ( -1)+ЬЧ,иО, если х(1) Ч ( -1)+ЬЧР1, если хЧ(у -1)-ьЧ 1КО, если х (С),Ч ( -1) -ЬЧ. Тактовье импульсы с первого выхода генератора 16 тактовых импульсов через элемент И 17 поступают на тре тьи входы компараторов 2-7, на нуле- вой вход первого триггера 18 и через элемент 19 задержки на первый вход элемента И 20. Тактовые импульсы с второго выхода генера- З 0 тора 16 тактовых импульсов через элемент И 28 поступают на нулевой вход второго триггера 26 и на вход генератора 29 псевдослучайных чисел.Выходные сигналй п, пк и и+ компараторов 2, 4 и 5 и инверсйые вйход - 2) в -+ные сигналы и , п и и компараторов 3, 6 и 7 возникают в момент поступления тактовых импульсов в результате сравнения значения сигнала 40 х(1) со значениями соответствующих опорных сигналов и поступают на входы сумматора 21 по модулю два. Сигналы и и йк, кроме того, поступар) -(а)ют соответственно через элементы 22 и 24 задержки на первые входы элементов И 23 и 25. На вторые входы элементов И 20, 23 и 25 в исходном состоянии с выхода одновибратора 27 поступает разрешающий сигнал. 50Таким образом, в исходном состоянии с первого и второго выходов генератора 29 псевдослучайных чисел на первый и второй входы арифметикологического блока 30 соответственно псйтупают сигналы ) (киф, а на третий, четвертый и пятый входы блока 30 с выходов элементов И 20, 23 и 25 поступают соответственно тактовые импульсы, сигналы и и п. При этом арифметико-логический блок 30 набирает отсчеты для оценки х действующего значения сигнала х(1) в соответствии с формулой(1)Выходной сигнал сумматора 21 помодулю два появляется только в слу чае, если и"Фп+ф или гР=и+, или пфФдК К К % или йй , т.е. если значениеизмеряемого сигнала х(1) находится в пределах Б -ьЧ хБ+ +ьЧ или+Цок -ЬЧх,рП +дЧ. В этом:случае выходной сигнал сумматора 21 по модулю два перебрасывает триггер 26 и далее триггер 18 в состьяния 1 ф и запускает одновибратор 27 При этом с нулевого выхода триггера 18 поступает запрет на элемент И 28, а с выхода одновибратора 27 - запрет на элементы И 17, 20, 23 и 25. Длительность временного интервала одновибратора 27 Гв выбирается равной времени установления примененного в предлагаемом устройстве цифро-аналогового преобразователя, и на время 1:В поступление тактовых импульсов на третьи входы компараторов 2-7 и на вход генератора 29 дискретных псевдослучайных чисел прекращается. Длительность задержки сигналов в элементах 22 и 24 задержки должна быть больше суммарной задержки распространения сигнала в блоке 21, триггере 26, в одновибраторе 27, Длительность задержки тактовых импульсов в элементе 19 задержки должна быть больше суммарной задержки распространения сигнала с третьих входов компараторов 2-7, сумматоре 21 по модулю два, в триггере 26 и в одновибраторе 27. Поэтому в случае срабатывания сумматора 21 по модулю два и триггеров 26 и 18 соответствующий тактовый импул и соответствующие сигналы п)и йк в арифметикологический блок 30 не попадают и им не учитываются, За время ч; выходной сигнал цифро-аналогового преобразователя 13 устанавливается с заданной предельной точностью. После истечения времени С одновибратор 27 открывает элементы И 17, 20, 23 и 25 и очередной тактовый импульс с первого выхода генератора 16 тактовых импульсов через элемент И 17 производит повторный опрос компараторов 2-7 и по нулевому входу возвращает в исходное состояние триггер 18, который посылает разрешающий сигнал на элемент И 28. Очередной тактовый импульс со второго выхода генератора 16 тактовых импульсов через элемент И 28 возвращает в исходное состояние триггер 26 и переключает в следующее состояние генератор 29 псевдослучайных чисел. С целью исключения возможного повторного срабатывания триггера 26 задержка тактовых импульсов, поступающих со второго выхода генератора 16 тактовых импульсов, по отношению к тактовым импульсам, поступающим с первого выхода этого генератора, должна быть больше, чем суммарная задержка распрост.ранения сигнала по третьему входу компараторов 2-7 и сумматора 21 по ,модулю два. Далее устройство работает ,.аналогичным образом, арифметикологический блок 30 накапливает оценку % действующего значения сигнала х(1) и передает ее на регистрирующий блок 31.В предлагаемом устройстве по сравнению с другими устройствами аналогичного назначения можно значительно повысить частоту следования такто вых импульсов и тем самым сократить время измерения. В данном случае эта частота определяется в основном только быстродействием примененных компараторов и элементов дискретной техники и.мало зависит от времени установления цифро-аналогового преобразователя.Коэффициент А повышения быстродействия предлагаемого устройства по сравнению с прототипом можно оценить по следующей формуле:АЪ 0, 9й, р+31где 1 А - время установленияЦАПцифро-аналогового прео 5 разователя, нс;- время задержки расакпространения сигналав компараторе состробирующего входа,нс;ЭРсреднее время задержкираспространения сигнала выбранной серии логических интегральныхсхем, нс;Например, если в устройстве выбраны цифро-аналоговый преобразователь (ЦАП) с временем установления й,с и =300-350 нс, компараторы типа 521 СА 4 или 597 СА 2, а все цифровые элементы - микросхемы серии 155, тогда предлагаемое устройство имеет не менее, чем в 5 раз большее быстродействие по сравнению с прототипом.Формула изобретенияСтохастическое устройство для определения действующего значения сигнала, содержащее входной усилитель, вход которого является входом измерителя, первый и второй компараторы, первые входы которых соединены с выходом входного усилителя, первый аналоговый сумматор, выход которого соединен с вторым входом второго компаратора, источник постоянного напряжения, выход которого соединен с первым входом первого аналогового сумматора, цифро-аналоговый преобразователь, выход которого соединен с вторыми входами первого аналоговогосумматора и первого компаратора, генератор псевдослучайных чисел, первый выход которого соединен с входом 5цифро-аналогового преобразователяРарифметико-логический блок, первыйи второй входы которого соединенысоответственно с первым и вторымвыходами генератора псевдослучайныхчисел, регистрирующий блок, вход 10 которого соединен с выходом арифметико-логического блока, и генератор тактовых импульсов, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия, он содержит 15 блок источников постоянного напряжения, второй, третий, четвертый ипятый аналоговые сумматоры, третий, четвертый, пятый и шестой компараторы, сумматор по модулю два,одновибратор, первый и второй триггеры, первый, второй, третий, четвертый и пятый элементы И, первый,второй, третий элементы задержки,причем первый, второй, третий и чет вертый выходы блока источников пбстоянного напряжения соединены спервыми входами соответственно второго, третьего, четвертого и пятого аналоговых сумматоров, вторые З 0 входы которых подключены к выходу цифро-аналогового преобразователя, выходы второго, третьего, четвертого и пятого аналоговых сумматоров соединены с первыми входами соот: 35 ветственно третьего, четвертого,пятого и шестого компараторов, вторые входы которых подключены к выходу входного усилителя, первый выход генератора тактовых импульсов 40 соединен с первым входом первого элемента И, выход которого соединен.снулевым входом первого триггера,третьими входами первого, второго,третьего, четвертого, пятого и шесто го компараторов и входом первого элемента задержки, входы второго и третьего элементов задержки подключенык выхо-,тм соответственно первого ивторого компараторов, а выходы первого, второго и третьего элементовзадержки соединены с первьщи входамисоответственно второго, третьего ичетвертого элементов И, выходы первого, второго, третьего, четвертого,пятого и шестого компараторов соедине ны с соответствующими входами сумматора по модулю два, выход которогосоединен с единичным входом второготриггера, выход второго триггерасоединен с единичным входом первого 60 триггера и входом одновибратора,выход которого соединен с вторымивходами первого, второго, третьегои четвертого элементов И, выходы второго, третьего и.четвертого элемен тов И соединены соответственно с тре962940 12 тьим, четвертым и пятым входами ари-фметико-логического блока, второйвыход генератора тактовых импульсов соединен с первым входом пятогоэлемента И, второй вход которого соединен с нулевым выходом первого триггера, а выход соединен с нулевымвходом второго триггера и входомгенератора псевдослучайных чисел. Составитель О.МайороТехред Т.фанта араненк/5 лиал ППП фПатентф, г, Ужгород,Проектная, 4 Заказ 7514/69 ВНИИПИ Го по дел 113035, МИсточники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРР 421011, кл. С 06 Р 15/34, 1974.2. Авторское свидетельство СССРМ 600721, кл. Н 03 К 13/02, 1978.3. Авторское свидетельство СССРпо заявке Р 2874999/18-21,кл. С 06 Г 7/70, 1980 (прототип).