Устройство для отображения информации на экране телевизионного приемника

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(23) Приоритет С 09 6 1/16 Государственный комитет СССР по делам изобретений и открытий(72) Авторы изобретения Н.А. Камынин и С.М. Крашенинниковл,В.ЕСОЮд 1 Заявите бышевский ордена Трудового Красного Зн институт им. акад. С.П,КороДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИТЕЛЕВИЗИОННОГО ПРИЕМНИКА 5 н ет ма олее эфпутемкостей Изобретение относится к автоматике и вычислительной технике, в частности к созданию специализированных внешних устройств ЦВМ - устройств отображения информации на экране телевизионного приемника.Известно устройство для отображения информации на экране телевизионного приемника, содержащее оперативное запоминающее устройство (ОЗУ), буферный регистр сдвига, счетчик адреса и формирователь 1 1 .Недостатком данных устройств явля ся невозможность отображения инфор ции с несколькими градациями яркос Наиболее близким техническим решением к предлагаемому является устройство, содержащее последовательно соединенные блок сопряжения, блок сокращения избыточности видеосигнала, блок записи, блок памяти, блок считывания, блок восстановления видеосигнала, сое диненные с синхронизатором, преобразователь код - аналог, соединенный с блоком восстановления видеосигнала и телевизионным приемником 123.Это устройство позволяет бфективно использовать памятьзаписи в нее кода разности яр соседних точек, которыйобразуетсяв блоке сокращения избыточности видеосигналов, и затем восстановленияго после считывания из памяти в блоке восстановления видеосигнала.Однако известное устройство имеетограниченные возможности, так какне позволяет отобразить резкие изменения яркости, что приводит к размыванию контрастных изображений и снижает разрешающую способность при а ализе йзображения на экране.Целью изобретения является повышение точности отображения информации.Поставленная цель достигается тем,что устройство для отображения информации на экране телевизионного приемника, содержащее последовательно соединенные блок сопряжения и блок сокращения избыточности видеосигнала,соединенные с блоком синхронизации,последовательно соединенные блок записи, блок памяти и блок считывания,соединенные с блоком синхронизации, 25 блок восстановления видеосигнала,соединенный с блбком синхронизации и преобразователем код-аналог, соединеннымс телевизионным приемником, введеныблок динамического распределения па мяти, соединенный с блоком сокращЕ 960915ния избыточности видеосигнала, блоком записи и блоком синхронизации, и блок восстановления кода, соединенный с блоком считывания, блоком восстановления видеосигнала и блоком синхрони,зации. 5Блок динамического распределения памяти содержит первый элемент задержки, первый элемент запрета, первый инвертор, первый делитель частоты, три элемента И, два элемента ИЛИ и 10 первый регистр сдвига, первый вход которого является первым входом блока, второй вход которого соединен с вторым входом первого регистра сдвига и входом первого элемента задерж".ки, выход которого соединен с первым входом первого элемента запрета и первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ,.выход которого является первым выходом блока, а второй вход соединен с выходом второго элемента И и первым входом первого делителя частоты, второй вход которого соединен с третьим входом первого регистра сдвига и выходом первого элемента запрета, второй вход которого соединен с третьим входом блока и первым входом второго элемента И,второй вход которого соединен с третьим входом первого элемента запрета, с выходом первого делитЕля частоты и входом первого инвертора, выход которого соединен с первым вход 3 зм третьего элемента И, выход первого регистра сдвига, являющийся вторым выходом 35 блока, соединен со входом. второго элемента ИЛИ, выход которого соединен со вторым входом первого элемента И и вторым входом третьего элемента И, выход которого является третьим вы О ходом блока.Блок восстановления кода содержит вторые элементы запрета, задержки, второй конвертор, второй делитель частоты, третий и четвертый элементы ИЛИ,45 четвертый элемент И и второй регистр сдвига, первый вход которого является первым входом блока, а второй вход соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с первым входом четвертого элемента И и является вторым входом блока,третий вход которого соединен с первым входЬм второго элемента запрета, второй ход которого соединен с вторым входом третьего элемента ИЛИ и выходом второго делителя частоты, вход которого соединен с выходом второго элемента запрета и третьим входом второго регистра сдвига, выход которого является первым выходом блока, 60 а четвертый вход соединен с выходом второго элемента задержки, вход которого соединен с выходом второго делителя частоты и с первым входом четвертого элемента ИЛИ, выход которого 65 является вторым выходом блока, а второй вход соединен с выходом четвертого элемента И, второй вход которого соединен с выходом второго инвертора, вход которого соединен с третьим .входом второго элемента за" прета и является входом блока.На фиг. 1 представлена блок-схема устройства для отображения информации на экране телевизионного приемника на фиг. 2 - блок динамического распределения памяти; на фиг.3 блок восстановления кода.Устройство для отображения информации на экране телевизионного приемника содержит блок 1 сопряжениями блок 2 сокращения избыточности, блок 3 динамического распределения памяти, блок 4 записи, блок 5 памяти, блок6 считывания, блок 7 восстановленияода, блок 8 восстановления видеоигнала, преобразователь 9 код - аналог, блок 10 синхронизации и телевизионный приемник 11. Блок динамического распределения памяти содержитпервый регистр 12 сдвига, первый элемент 13 задержки, первый элемент 14запрета, второй элемент И 15,первыйделитель 16 частоты, первый инвертор 17, первый элемент И 18, второйэлемент ИЛИ 19, третий элемент И 20,первый элемент ИЛИ 21. Блок восстановления кода содержит второй регистр 22 сдвига, второй элемент 23запрета, второй делитель 24 частоты,четвертый элемент И 25, четвертыйэлемент ИЛИ 26, второй инвертор 27,второй элемент 28 задержки, третийэлемент ИЛИ 29,Цифровая информация с ЦВМ черезблок 1 сопряжения поступает на входблока сокращения избыточности, в котором осуществляется преобразованиевидеосигнала таким образом, что абсолютный уровень;сигнала яркостипреобразуется в разность между соседними значениями этого сигнала,причем эта разность передаетсяв коде,имеющем столько же разрядов, сколькоих было в коде исходного видеосигнала М . С выхода блока 2 сокращение избыточности информации поступает наблок 3 динамического распределенияпамяти, где происходит преобразование кода таким образом, что он представляется в виде и -разрядных слов,где й -й разряд является служебным ипоказываетявляется ли данное словосамостоятельным или продолжением предыдущего. С выхода блока 3 динамического распределения памяти п -разрядный код поступает через блок 4 записи в блок 5 памяти.При воспроизведении информациясписывается с блока 5 памяти блоком6 считывания и поступает в блок 7восстановления кода, где и -разряд- .ные слова преобразуются в М -разряд50 ный код, который затем поступает в блок 8 восстановления видеосигнала, где происходит восстановление исходного видеосигнала. Синхронизация всех этих блоков осуществляется синхросигналами, которые поступают на:них из 5 блока 10 синхронизации. С выхода,блока 8 восстановления видеосигнала цифровой видеосигнал поступает в преобразователь 9 код - аналог, в котором формируется аналоговый видеосиг нал, который поступает на вход телевизионного приемника.Блок 3 динамического распределения памяти работает следующим образом. 15Информация с выхода блока сокращения избыточности в виде М -разрядного параллельного кода (в данном случае М = 6) поступает на информационные входы регистра 12 сдвига. Одновременно с синхронизатора на. вход "Запись" регистра 12 сдвига и вход элемента 13 задержки поступают импульсы с частотой Гт, а на вход . элемента 14 запрета и первый вход первого элемента И 15 - импульсы частотой 5 Гт, где Гт - синхронизирующая частота остальных блоков устройства. Импульс частотой Г , поступая на вход "Запись" регистра 12 сдвига,аписывает в него информацию. При :этом значения и -1 старших разрядов с:выходов регистра 1 сдвига подаются на входы второго элемента ИЛИ 19.Если хотя бы в одном из ьстар.ших разрядов окажется сигнал логи- З 5 ческой единицы, то он пройдет на выход второго элемента ИЛИ 19 и .с выхода инвертора 17 третьего элемента И 20 поступит на и -й вход блока записи, на остальные в -1 входов кото рого поступают сигналы с выходов регистра 1 сдвига.Кроме того, сигнал логической единицы с выхода второго элемента ИЛИ 19 открывает второй элемент И 15 45 и, задержанный на элементе 13 задержки, импульс частоты Гт через откры,тый второй элемент И 15 и первый элемент ИЛИ 21 проходит на управляющий вход блока записи. Кроме того, импульсс выхода элемента 13 задержки открывает элемент 14 запрета, через который импульсы с частотой 5 Г поступают на сдвиговый вход регистра 12 сдвига и сдвигают информацию из младших разрядов в старшие. Пропустив три импульса, элемент 14 запрета закрывается сигналом с выхода делителя 16 частоты. Этот же сигнал закрывает третий элемент И 20 и открывает второй элемент И 15. Три импульса, при шедшие на сдвиговый вход регистра 12 сдвига, сдвигают о -1 младших разря.-., дов на место о -1 старших. Четвертый импульс частоты 5 Гт через открытый первый элемент И 18 и первый элемент 65 ИЛИ 21 проходит на вход блока записи как импульс "Запись". Происходитсчитывание информации с выхода регистра 12 сдвига и значения логического нуля с выхода третьего элементаИ 20. Этот же импульс устанавливаетделитель 16 частоты в "0", второйэлемент И 15 закрывается. Цикл онончен.Если на и -1 .старших разрядах регистра 12 сдвига не окажется ни одной логической единицы, то первый18 и третий элементы 20 И будут закрыты и считывания сигнала "О" непроизойдет, Очередной импульс частоты Гт через элемент 13 задержки открывает элемент запрета 14 и устройство переходит в исходное состояниеБлок 7 восстановления кода(фиг. 3) работает следующим образом,С выхода блока считывания на информационные входы регистра 22 сдвига подается о -разрядное слово. Одновременно на вход "Запись" регистра22 сдвига через третий элемент ИЛИ 29и первый вход четвертого элемента И25 из блока синхронизации подаютсясинхроимпульсы с частотой Гт . Навход элемента 23 запрета с синхронизатора подаются синхроимпульсы счастотой 5 Г . Импульс, поступившийна вход "Запись" регистра 22 сдвига,записывает в его омладших разрядов н -1 разрядное слово,Если в старшем и -ном разряде окажется сигнал логического нуля, тоон через инвертор 27 откроет элементИ 25, и импульс частоты Г через открытый элемент И 25 и элемент ИЛИ 26пройдет на вход блока восстановлениявидеосигнала. Этот импульс перепишетинформацию с выхода регистра 1 сдвига в блок восстановления видеосигнала.Если в и -ном старшем разряде и разрядного слова будет записана логическая единица, то сигнал черезинвертор 27 закроет элемент И 25 иоткроет элемент 23 запрета, через который на сдвиговый вход регистра 12сдвига пройдет три импульса частоты5 Г . Эти импульсы сдвинут информациюиз и -1 младших разрядов в и -1 старших, Элемент запрета закрываетсяимпульсом с выхода делителя 24 частоты. Этот же импульс через элемент ИЛИ29 проходит на вход "Запись" регистра 12 сдвига и записывает информациюв ь -1 младших разрядов, через элемент26 ИЛИ проходит как импульс "Запись"на вход блока восстановления и черезэлемент 28 задержки устанавливает в"0" выходные сигналы на всех шинах регистра 22 сдвига.Таким образом, происходит преобразование н -разрядного кода в М -разрядный. С приходом следующего импуль 960915элемента запрета, второй вход которого соединен с третьим входом блока и первым входом второго элемента И, второй вход которого соединен с третьим входом первого элемента запрета, с выходом первого делителя частоты и входом первого инвертора, выход которого соединен с первым входом третьего элемента И, выход первого регистра сдвига, который является вторым выходом блока, соединен со входом второго элемента ЕЛИ, выход которого соединен со вторым входом первого элемента И и вторым входом третьего элемента И, выход которого является третьим выходом блока.3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что.блок восстановления кода содержит вторые элементы запрета, задержки, второй инвертор, второй делитель частоты,третий и четвертый элементы ИЛИ, четвертый элемент И и второй регистр сдвига, первый вход которого является первым входом блока, а второй вход соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с первым входом четвертого элементаИ и является вторым входом блока, третий вход которого соединен с первым входом второго элемента запрета, второй вход которого соединен с вторым входом третьего элемента ИЛИ и выходом второго делителя частоты, вход которого соединен с выходом второго элемента запрета и третьим входом второго регистра сдвига, выход которого является первым выходом блока, а четвертый вход соединен с выходом второго элемента задержки, вход которого соединен с выходом второго делителя частоты и с первым входом четвертого элемента ИЛИ, выход которого является вторым выходом блока, а второй вход соединен с выходом четвертого элемента И, второй вход которого соединен с выходом второго инвертора, вход которого соединен с третьим входом второго элемента запрета и является четвертым входом блока. 30 1. Устройство для отображения информации на экране телевизионного приемника, содержащее последовательно соединенные блок сопряжения и блок избыточности видеосигнала, соединенные с блоком синхронизации, последовательно соединенные блок записи, блок памяти и блок считывания, соединенные с блоком синхронизации, блок восстановления видеосигнала, соединенный с блоком синхронизации и преобразователем код-аналог, соединенным с телевизионным приемником, о т л и ч а ю щ е е с я тем, что, с целью повышения точности отображения информации, оно содержит блок динамического распределения памяти, соединенный с блоком сокращения избыточности видеосигнала, блоком, записи и блоком синхронизации, и блдк восстановления кода, соединенный с блоком считывания, блоком восстановления видеосигнала и блоком синхронизации.2, Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что блок динамического распределения памяти содержит первый элемент задержки, пер вый элемент запрета, первый инвертор, первый делитель частоты, три элемента И, два элемента ИЛИ и первый регистр сдвига, первый вход которого является первым входом блока, второй 45 вход которого соединен с вторым входом первого регистра сдвига и входом первого элемента задержки, выход которого. соединен с первым входом первого элемента запрета и первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ выход которогО является первым выходом блока, а второй вхор соединен с выходом второго элемента И и первым входом первого делителя частоты, второй вход которого соединен с третьим входом первого регистра сдвига и выходом первого са частоты Р цикл работы повторяется,Таким образом, введение блока ди-. намического распределения памяти и блока восстановления кода позволяет точно отображать контрастные изобра жения при эффективном использовании объема оперативной памяти устройства. Это существенно расширяет сферу применения предложенного устройства. Формула изобретения щИсточники информации,принятые во внимание при экспертизе1, Телевизионные методы и устройства отображения информации.Под.ред.Кривошеева М.И; М., "Советское радио", 1975,2. Авторское свидетельство СССРР 633043, кл. 6 Об К 15/20, 1978/5 лиал ППП "Патент", г, Ужгород, ул. Проектн Заказ 7294/64ВНИИПпо д 11303 тираж 472Государственн ам изобретени Москва, Жо комитета СССи открытийРаушская наб.