Вычислительное устройство

оо 955099 ОП ИСАНИЕИЗОБРЕТЕНИЯК, АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциапистичесниаРеспублик(23)Приоритет (5 )М. Кл. 6 06 С 7/12 3 Ьеударетееаый камтет СССР ав дедам зееретеннй н открытйДата опубликования описания 30 . 08 . 82(71) Заявитель Институт электродинамики АН Украинской(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО 1Изобретение относится к вычислительной технике и может быть использовано в аналоговых и комбинированных вычислительных и моделирующих устройствах и системах.1 5Изыестны аналого-цифровые функциональные преобразователи универсального типа, содержащие резисторы, операционные усилители, кодоуправляемые линейные и ключевые схемы, генераторы, цифровые блоки и т. и, 1 . Основными недостатками их являются сложность аппаратуры и управления, низкая точность эа счет квантования15 и в целом пониженное быстродействие.Наиболее близким к заявляемому . по функциональному назначению, принципу действия и технической сущности является вычислительное устройство, состоящее из набора взаимосвязанных одинаковых решающих блоков и блока управления. Настройкэ на заданную функцию осущес.гвляс 1 ся подачей кодового сигнала на входы управления решающих блоков. Выполнение функцио, нального преобразования в известном устройстве осуществляется аналоговым способом после подачи на соответствующие входы вычислительного устройст, ва значений операндов в виде напряжений 2. Расширение набора генерируемых функций в нем осуществляется увеличением количества решающих блоков, со. соединяемых определенНым образом.При этом с ростом количества решающих блоков увеличивается их сложность за счет увеличения числа входных цепей (коммутаторов), Кроме того, путем такого усложнения не удается расф .ширить диапазон аргументов генерируемых функций и сформировать ряд новых типов функций, например степен" ных. Кроме того, известное устройство имеет недостаточную точность и быстродействие.95509 Цель изобретения - повышение точности вычисления, повышение быстродей ствия и расширение диапазона изменения входных сигналов.Поставленная цель достигается тем,что в вычислительное устройство, содержащее группу решающих блоков, каждый из которых состоит из трех сумматоров, блока умножения и трех коммутаторов, управляющие входы ко в торых являются группой управляющих входов решающего блока и подключены к группе входов задания кода операции вычислительного устройства, а выходы коммутаторов подключены к входам пер-,1 ;вого сумматора, выход которого подключен к первому входу блока умножения, второй вход блока умножения является первым информационным входом решающего блока, а выход блока умно- ре жения соединен с первыми входами вто" рого и третьего сумматоров, второй вход второго сумматора является вто,рым информационным входом каждого ре. шающего блока группы и подключен к д соответствующему информационному вхо ду группы информационных входов вычислительного устройства, а выход второго сумматора подключен к второму входу третьего сумматора, к сиг- ЗО нальному входу первого коммутатора этого решающего блока и к сигнально-. му входу второго коммутатора следую.щего решающего блока группы, сигналь ный вход третьего коммутатора каждо 35 го решающего блока соединен с выхо. дом. второго сумматора следующего решающего блока группы, а выход третье. го сумматора является выходом решающего блока и подключен к группе выходов группы решающих блоков, введены дополнительные группы решающих блоков, выполненных аналогично решающий блокам основной группы, и управляемый инвертор, информационный вход которого является информационным, а управляющий вход - управляющим входомвычислительного устройства, а выход подключен к первым информационнымвходам решающих блоков всех групп, групп управляющих входов решающих бло ков дополнительных групп соединены с группой входов задания кодов операции вычислительного устройства, причем выход каждого решающего блока каждой группы подсоединен к второму информационному входу соответствую" щего решающего блока следующей группы, а выходы решающих блоков послед 9 4ней дополнительной группы являются группой выходов вычислительного устройства.На фиг. 1 изображена блок-схема предлагаемого вычислительного устройства; на фиг, 2 - функциональная схема решающего блока вычислительного устройства,. Вычислительное устройство (фиг. 1) содержит последовательно соединенные по основным входам и выходам и групп 1 решающих блоков, состоящих из одинаковых решающих блоков 2, а также управляемый инвертор 3, Выход управляемого инвертора 3, входы которого являются информационным 4 и управляющим 5 входами вычислительного устройства, соединен с первыми информационными входами 6 всех решающих блоков 2, группа входов 7 задания кодовоперации вычислительного устройства соединена с управляющими входамирешающих блоков 2. Выходы решающих блоков 2 являются группой 8 выходов групп решающих блоков 1, причем вторые информационные входы первой группы решающих блоков являются группой йнформационных входов 9 вычислительного устройства. Управляемый инвертор 3 выполнен в виде сумматора 10, суммирующий вход которого непосредственно, а вычитающий вход с коэффициентом пере. дачи два через коммутатор 11 соедйнен с информационным входом 4 вычислительного устройства,.Управляющий вход коммутатора 11 является управляющим входом 5 устройства, а выход сумматора 10 является выходом управляемого инвертора 3 и соединен с пер" выми информационными входами решающих блоков 2 группы. Решающий блок 2 (Фиг. 2) содержит Первый сумматор 12, второй сумматор ,13, третий сумматор 14, блок 15 умножения и коммутаторы 16. Выход пер:вого сумматора 12 является входом решающего блока 2, второй выход которого соединен с первым входом первого сумматора 12, выходом второго сумматора 13, и через первый коммутатор 16 - с одним из входом третьего сумматора 11, остальные входы которого через соответствующие коммутаторы 16 соединены с выходами других решающих блоков 2 группы. Первый вход блока 15 умножения является первым информаци(3) 0 5 Н 5 иР й т. д. И наконец,5онным входом решающего блока 2, управляющий вход которого по шине соединен с группой входов 7 задания кода вычислительного устройства. Выход третьего сумматора 14 соединен с вторым входом блока 15 умножения.Последовательность работы предлагаемого устройства состоит в-:задании .по входу 7 задания кода операций в виде уровней напряжения кода операций 10 в задании по всем информационным входам вычислительного устройства значений операндов в виде соответствую.- щих величин напряжений и снятии результатов в виде напряжений на выхо дах предлагаемого устройства после окончания переходных процессов,Работа предлагаемого устройстваоказывается на следующих соотношениях.В каждом решающем блоке 2 реализуются уравненияу 1-1Рр(1) 23где У и(д;-соответствуют напряжениям соответственно на,.первом и втором выходахРешающих блока 2;- переменная, задаваемаяв виде напряжения напервом входе блока 15умножения;" - элемент кода операции,11задающий через вход 4задания кода операциисостояние коммутатора 16решающего блока 2, при 40чем ) принимает одноиз трех значений: О, +1 или -1 (дляполучения значения в = -1 необходиО-мо инвертирование выходов второгосумматора 13, т. е. второй сумматор13 имеет парафазный выход).Выход 5 управляемого инвертора 3определяется уравнением где Н - переменная, задаваемая поинформационному входу 4 вычислительного устройства;Р - управляющая переменная, за- ффдаваемая по управляющемувходу вычислительного устройства. 6Выходные переменные нелинейного квазианалога описываются рекурреятчыми соотношениямимч,=е ьс ым=у;,ф Г ы1 1 Я 1 12 2мфее, РЕ;П р и м е р 1. Операции поворота вектора У = 21 СозКМ - 25 пКсс,У = 25 пКОС + 2 С 05 КОС в предлагаемом устройстве с двумя решающими блоками руппе решающих блоков 1, при этом количество групп блоков 1 равно Задавая на первый вход 6 вычислительного устройства операнд 2 а на второй вход 9 вычислительного устройства операнд 2, устанавливая зна- чения кода операций= -1, .1 и вводя Р ) О и значение Н по информационному входу вычислительного уст ройства, равное после переходного процесса будет полученоУ+ 2 - ду(22 + У. );ЫУ 2, +д(2 + Ун ) или, после преобразования,У 2 созе - 2 5 пЮ У 21 пЖ + ЧСоЖ,Ь также, продолжая аналогично,У 2 ов 2 М, - 2251 п 2 в У 2 ,Ц 51 п 20.+ 2 Соз 2 а,У 2 СозКМ" 25 пКв 6 У. 2 пКв,+ 2 СозКЫ7 9550т. е, У = У и Ук = У, что соот.ветствует искомой операции поворотавектора (5)Наличие К наборов решающих блоков1 в. вычислительном устройстве позволяет расширить диапазон измененияаргументов в К раз, т. е. операцияповорота вектора может быть осуществлена плавно на величину угла от 0до К превышающую несколько периодов,Изменение кодов операций приводитк коммутации потоков информации в вычислительном устройстве, а темсамыми к изменению вида выполняемых операций.Предлагаемое устройство - аналоговый решающий блок с цифровым заданиемкода операций - является многофункциональным элементом с широкими операционными возможностями. Оно можетбыть использовано как автономное устройство, так и как часть аналоговыхи гибридных выцислительных, моделирующих и управляющих устройств и си- Истем. При его использовании в качестве квазианалога цифро-аналоговыхмикропроцессоров существенно расширяются их Функциональные возможностиПри реализации в однокорпусном 36интегральном исполнении, потрЕбностькоторых по стране составляет десяткитысяч штук в год, экономический эфФект составит не менее несколькихмиллионов рублей,3Формулб азобретенияВычислительное устройство, содержащее группу решающих блоков, каждый из которых состоит из трех сумматоров, блока умножения и трех коммутаторов, управляющие входы которых являются группой управляющих входов решающего блока и подключены к группе входов задания кода операции вычислительного устройства, а выходы коммутаторов подключены к входам первого сумматора, выход которого подключен к первому входу блока умножения, второй вход блока умно- жения является первым информационным 99 8входом решающего блока, а выход блока умножения соединен с первыми входами второго и третьего сумматоров, второй вход второго сумматора является вторым информационным входом каждого решающего блока группы и под. ключен к соответствующему информационному входу группы информационных входов вычислительного устройства, а выход второго сумматора подключен к второму входу третьего суммматора, к сигнальному входу первого коммутатора этого решающего блока и к сигнальному входу второго коммутатора следующего решающего блока группы, сигнальный вход третьего коммутатора каждого решающего блока соединен с выходом второго сумматора следующего решающего блока группы, выход третьего сумматора является выходом решающего блока группы, о т л и ч аю щ е е с я тем, что, с целью повышения точности вычисления, повышениябыстродействия и расширения диапазонаизменения входных сигналов, в неговведены дополнительные группы решающих блоков, выполненных аналогичнорешающим блокам основной группы, иуправляемый инвертор, информационныйвход которого является информационным, а управляющий вход - управляющимвходом вычислительного устройства, авыход подключен к первым информационным входам решающих блоков всех групп,группы управляющих входов решающихблоков дополнительных групп соединеныс группой входов задания кода операции вычислительного устройства, причем выход каждого решающего блокакаждой группы подсоединен к второмуинформационному входу соответствующегорешающего блока следующей грудпы, авыходы решающих блоков последней дополнительной группы являются группойвыходов вычислительного устройства,Источники информации,принятые во внимание при экспертизе1. Справочник по вычислительнойтехнике. Под ред. Г, Е. Пухова. КиевРТехника", 1975.2, Авторское свидетельство СССРпо заявке У 2887481/18-24,кл. 6 06 У 3/00, 25,02.80.955099 оставитель С Беланехред М.Тепер Корректор А. Гриценко дактор С. Тараненко Заказ 6439 ВНИИП 035,илиал ППП "Патент", г Ужгород, ул. Проектная,Тираж 731 Государственного делам изобретени осква ЖРау Подписноеомитета СССРи открытийкая наб., д. 4/5