Цифровой измеритель задержки

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик р 1)930219(22) Заявлено 20.06. 80 (21) 294313518-21 Р 1 М. К 1. с присоединением заявки Мо 0 04 Р 10/04 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 23.05.82 72) Авторы иэобретени Пискорж, А.А.ЧЕ.Залогин С.Е.Фалькович, В ченк(71) Заявитель рдена Ленина авиационим. Н, Е,Жуковского а ьковс 4) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ЗАДЕРЖКИ х ре из ин Изобретение относится к радиоиз- мерению, в частности к устройствам измерения времени задержки между двумя узкополосными сигналами, и может быть использовано в радиолокации и гидролокации, а также технике траекторных измерений.По основному авт. св. и 822063 известен цифровой измеритель задержки, содержащий два формирователя 10 нуль-пересечений, выходы которых подключены к установочным входам триггера, синхронизатор и последовательно включенные первый ключ, счетчик, третий ключ и элемент ИЛИ, выход элемента ИЛИ подключен к установочному входу счетчика, прямой и инверсный выходы триггера подключены соответственно к второму входу третьего ключа и первому входу первого ключа, 20 к выходу третьего ключа подключены объединенные своими входами две цедочки, каждая иэ кОторых состоит иэ последовательно соединенных первого постоянного запоминающего устройства, накапливающего сумматора и второго ключа, выходы вторых ключейчерез делитель подключены к последовательно соединенным второму посто" янному запоминающему устройству и ин дикатору, при этом первый, второй итретий выходы синхронизатора под"ключены соответственно к второму в оду первого ключа, объединенным установочным входам накапливающих сум" маторов и объединенным вторым входам вторых ключей. укаэанный измеритель позволяет оценивать с точностью, близкой к потенциально достижимой, взаимную задержку между узкополосными сигналами неизвестной форьы (в общем случае шумовыми) 11).Однако условием высокоточных измерений является неизменность задержки между анализируемыми сигналами на интервале измерения, а в практике измерений это условие выполняетсядко. При пеленговании источниковлучения с помощью длиннобазовоготерферометра эа счет угловой скорости объекта (цели) измеряемая ве" личина (задержка) изменяется во времени, В связи с этим сигналы, принимаеьие различными антеннами, получают различный допплеровскийсдвиг почастоте (явление дифференциального допплеровского сдвига)Изменение измеряемого параметра (взаимной задержки) во времени приводит к необходимости укорачивать измерительный интервал, что ведек ухудшению точностных и пороговыхсвойств известного измерителя.Цель изобретения - повыаениеточности измерения изменяющейся вовремени задержки,Для достижения указанной цепи в ,циФровой измеритель задержки, содержащий два Формирователя нуль -пересечений, выходы которых подкпючены к установочным входам триггера, син хронизатор и последовательно включенные первый ключ, счетчик, третий ключ и элемент ИЛИ, выход элемента ИЛИ подключен к установочному входу счетчика, прямой и инверсный выходы триггера подключены соответственно к второму входу третьего ключа и первому входу первого ключа, к выходу третьего ключа подключены объединенные своими входами две цепочки, каждая из которых состоит из последовательно соединенных первого постоянного запоминающего устройства, накапливающего сумматора и второго ключа, выходы вторых ключей че- . рез делитель подключены к последовательно соединенным второму постоянному запоминающему устройству и индикатору, при этом первый, второй и третий выходы синхронизатора подключены соответственно к второму входу первого ключа, объединенным установочным входам накапливающих сумматоров и объединенным вторым входам вторых ключей, введены две цепочки, состоящие из последоватевь но соединенных смесителя и узкополос" ного фильтра, выходы которых подклю-. чены к входам Формирователей нуль- пересечений, последовательно соединенные делитель импульсов и второй 40 триггер, вход делителя импульсов под" ключен к соответствующему выходу синхронизатора, две цепочки, состоящие из последовательно соединенных четвертого ключа и распределителя, к 45 соответствующим выходам которого подключены входы двух буферных регистров,. управляющие входЫ четвертых ключей объединены и подключены к выходу делителя импульсов, адресные входы распределителей объединены и подключены к выходу второго триггера, информационные входы четвертых ключей объединены с информационными входами вторых ключей, последовательно соединен ые фор ироватепь сигна ла ошибки , двухчастотный синтезатор и второй индикатор, соответствующие четыре входа формирователя сигнала ошибки подключены к выходам буферных регистров, аналоговые выходы двухчастотиого синтезатора подключены к гетеродинным входам соответствующих смесителей, сигнальные входы которых являются сигнальными входами цифрового измерителя задержки. Кроме того, Формирователь сигнала ошибки содЕржит две цепочки, состоящие из первого сумматора и первого умножителя, выходы цепочек через второй сумматор подключены к последовательно соединенным второму делителю и второму умножителю, выход которого является выходом формирователя сигнала ошибки, к второму входу второго умножителя подключен выход элемента памяти, два первых и два вторых квадратора, выходы которых через блоксложения подключены к второму входу второго делителя, входы вторых квадраторов соединены с выходами первых сумматоров, вход каждого первого квадратора объединен с вторыми входами соответствующих первого сумматора и первого умножителя, при этом информационными входами формирователя сигнала ошибки являются первые входы первых сумматоров и входы первых квадраторов.ПРичем двухчастотный синтезатор содержит два управляемых кодом гете- родина, к синхронизирующим входам которого подключены соответствующие выходы задающего генератора, к управляющему входу первого управляемого кодом гетеродина подключен выход второго элемента памяти, а также последовательно соединенные второй элемент ИЛИ и второй накапливающий сумматор, первый вход второго элемента ИЛИ является сигнальным, а второй вход - установочным входом двухчастотного синтезатора, выод второго накапливающего сумматора подключен к управляющему входу второго управляемого кодом гетеродина и является информационным выходом двухчастотного синтезатора, выхоцы управляемых кодом гетеродинов являются аналоговыми выходами двухчастотного синтезатора.На фиг.1 изображена электрическая структурная схема цифрового измерителя задержки; на фиг,2 - электрическая структурная схема блока формирования .сигнала ошибки; на фиг.3 - то же, двухчастотного синтезатора. Цифровой из мери тел ь з адержхи содержит два Формирователя 1-1-1-2, триггер 2, первый ключ 3, счетчик 4, синхронизатор 5, два первых ПЗУ-постоянных запоминающих устройства 6"1 - 6-2, два накапливающих сумматора 7-1 - 7-2, два вторых ключа 8-1 8-2, третий ключ 9, делитель 10, второе постоянное запоминающее устройство 11, индикатор 12, элемент ИЛИ 13, входы 14 и 15 являются сигнальными входамиизмерителя, два смесителя 16-1-16-2, два узкополосных фильтра 17-1-17"2, делитель 18 импульссв, второй триггер 19, два четвертых ключа 20-1 - 20-2, двараспределителя 21-1 - 21-2, четыребуферных регистра 22-1 - 22-4, Формирователь 23 сигнала ошибки, двухчастотный синтезатор 24 и второйиндикатор 25. Входы 26 и 27 смесителей 1 б являются сигнальными входамицифрового измерителя задержки, входы 28, 29, 30 и 31 являются информационными входами формирователя 23 сигнала .ошибки, выход 32 формирователя сигнала ошибки подключен к сигнальному. входу 33 двухчастотного синтезатора, аналоговые выходы 34 и 35двухчастотного синтезатора подключены к гетеродинным входам смесителей16, на установочный вход 36 двухчастотного синтезатора подаются управляющие сигналы от внешнего устройствауправления, с выхода 37 двухчастотногд синтезатора на второй индикатор25 подаются оценки скорости измене" 70ния задержки.Формирователь 23 сигнала ошибки(фиг.2) содержит два первых сумматора 38-2-;38-2, два первых умножителя39-1-39-2, второй сумматор 40, двапервых квадратора 41-1-;41-2, два вторых квадратора 42-1-;42-2, второй делитель 43, блок 44 сложения, элемент 45 памяти и второй умножитель 46.двухчастотный синтезатор 24 (фиг.3содержит два управляемых кодом гетеродина 47, второй элемент 48 памяти, задающий генератор 49, второйнакапливающий сумматор 50 и второйделитель 51,Предлагаемый цифровой измерительзадержки работает. следующим образом.Информационные узкополосные сигналы П(1) и Б(1) (снимаемые, на- ..пример, с антенны длиннобаэового 40интерферометра), взаимную задержкумежду которыми йеобходимо измерить,подаются на сигнальные входы 26 и 27двух смесителей 16-1-;16-2, В смесителях сигналы гетеродинируются гармо ническими сигналами с частотами ЕЛ и11, поступающими с аналоговых выходовдвухчастотного синтезатора 24, послечего подвергаются узкополосной Фильтрации в полосе Ге(йо г о+Г) с помощью фильтров 17-1-17-2. Частотай двухчастотного синтезатора неиэменна и выбирается таким образом,чтобы после гетеродинирования спектрпреобразованного сигнала 0(1) Расположился в полосе прозрачности уэко"полосного фильтра. Частота Е гетеродинирующего сигнала, вырабатываемого двухчастотным синтезатором 24и подаваемого на второй из смесителей, отличается от частоты 1 1 навеличину дифференциального допплеровского сдвига Ьй. Информация обЬй,ь, в начале этапа измерений заводится через вход 36 в двухчастотныйсинтезатор от внешней системы (целе указания), в процессе работы предла 1 гаемого цифрового измерителя задерж ки величина Ьй,л, уточняется. В установившемся режиме двухчастотиый синтезатор 24 отслеживает величину дифференциального допплеровского сдвига. Путем преобразования в смесите" ле колебания 01(1) в этом информационном сигнале устраняются составляющие, обусловленные угловым движением источника излучения.Преобразованные сигналы Пл(1) О(М с выходов узкополосных Фильтров 17-1-17-2 поступают далее на сиг" нальные входы 14 и 15 измерителя.В момент начала измерительного интервала синхронизатор 5 вырабатывает одиночный импульс, обнуляющий содержимое накапливающих суюлаторов 7. Одновременно на первый ключ 3 и, .делитель 18 импульсов начинает поступать поток счетных импульсов.Сигналы Б и 0,1, взаимную задержку между которыми необходимо измерить, через входы 14 и 15 подаются в Формирователи 1-1-1-2. Фронты прямоугольных напряжений, сформированных из входных сигналов, опрокидывают триггер 2, На прямом выходе триггера 2 формируются импульсы положительной полярности, длительность которых равна временному расстоянию между соседними (последующими) нуль-пересечениями узкополосных сигналов, Эти импульсы, поступая на вход первого ключа 3, разрешают прохождение счетных импульсов (импульсов высокочастотного заполнения), вырабатываеьжх синхронизатором 5, в счетчик 4. Таким образом, происходит измерение длительности (положительного) импульса на прямом выходе триггера 2. В момент переворота триггера 2 третий ключ 9 открывается управляющим сигналом с инверсного выхода триггера 2, и число, записанное в счетчике 4, поступает на объединенные адресные шины первых ПЗУ (постоянных запоминающих устройств) 6-1-6-2. В это же время происходит установка в нулевое состояние счетчика 4 под воздействием соответствуощего импульса с выходаэлемента 13 ИЛИ, вхо. ды которого объединены с входами первых ПЗУ, Числа, считываете с выходов первых ПЗУ, поступают в накапливающие сумматоры 7-1-7-2, где происходит их сложение с содержимым сумматором. В течение первой половины измерительного интервала в сумматорах накапливается первая пара статистик, которые необходим для определения поправки оХ к частоте Г сиг"нала двухчастотного синтезатора, который не полностью скомпенсировалдифференциальный допплеровский сдвиг.930219 15 65 В иомг нт времени, равный половинеизмерительного интервала, с выходаделителя 18 импульсов на управляющиевходы ключей 20-1-20-2 поступаетко"роткий импульс, и первая пара статистик через ключи 20-1-20-2 и распределители 21-1-21-2 переписывается вдва буферных регистра 22. Импульс свыхода делителя 18 также (с аппаратурной задержкой) изменяет состояние второго (счетного) триггера 19. 10Триггер изменяет свое. электрическоесостояние, на адресные входы распределителей поступает потЕнциал определенного уровня, в результате чеговыходы распределителей подключаютсяк входам двух других буферных регистров.После записи первых двух статистик (сформированных на половине измерительного интервала) в буферныерегистры, работа цифрового измерителя продолжается аналогично описанной, до окончания измерительного интервала, После второй половины измерительного интервала делитель 18импульсов снова вырабатывает импульс,и во вторую пару буферных регистровпереписывается две другие статистикииз накапливающих сумматоров 7-1-7-2.Одновременно на управляющие входы этоОрых ключей 8-1-8-2 подается сигнал отсинхронизатора 5, в результате чеготе же статистики (чиста), накопленные в, сумматорах 7-1-7-2, поступаютна входы делителя 10. Результат деления, воздействуя на адресные шинывторого ПЗУ 11, обусловливает выборку числа из соответствующей его строки. Данное число, являющееся результатом измерения взаимной задержкимежду двумя сигналами на измерительном интервале, поступает на устройство индикатор 12.После этого формирователь 23 сигнала ошибки, представляющий собойвычислительный цифровой блок, соглас но заданному алгоритму ио четырем с"атистикам, хранящимся в буферных регистрах, формирует вцифровом виде поправку к частоте бГ гетеродинирующего сигна Ола, вырабатываемого двухчастотнымсинтезатором 24. Эта поправка (сигнал ошибки) поступает нм,аход 33двухчастотного сия.тезатьрМ-В результате коррекции частота Й гетероди/нирующего сигнала изменяется такимобразом, чтобы на следующем измерительном интервале более полно скомпенсировать мешающий параметр - дифференциальный допплеровский сдвиг между принимаемыми сигналами.,Формирователь сигнала ошибки работает следующим образом.Формирователь 23 сигнала. ошибки в цифровом виде реализует алгоритм(19) формирования поправки к измеренному ранее значению скорости изменения задержки Со.Действительная 3 с и мнимая Э составляющие комплексного выходного эффекта Э, сформированного на полном интервале наблюдения 1 е (-Т/2, Т/2), поступают на входы формирователя 23 соответственно 28 и 30. На два других входа 29 и 31 поступают из буферных регистров 22-2-и 22-4 статистики Эл и Элз соответственноВ первых сумматорах 38-2-38-2 формируются разности 3 =3 -Я и 3 =Э -13( соответственно. Умножение на константу, 2 величин. Зло, Эз выполняется неявно (на шинй сумматоров запаиваются разрядные шины входов 29 и 31 со сдвигом на один разряд в сторону старших разрядов). С помощью двух первых умножителей 39-1-39-2 и вто рого сумматора 40 формируется числитель дроби (19), а с помощью двух первых квадраторов 41, двух вторых квадраторов 42 и схемы 44 сложения знаменатель дроби. Результат деления двух чисел с выхода второго делите,ля 43 через второй умножитель 46 пересылается в блок двухчастотного синтезатора 24. С помощью второго умножителя 46 выполняется умножение на константу 23 Г Т, которая хранится в элементе 45 памяти.Двухчастотный синтезатор 24 при реализации его согласно блок-схеме на фиг,3 работает следующим образом.Высокостабильный монохроматический сигнал задающего генератора 49 поступает в управляеже кодом гетеродинны синтезаторы 47, где на базе этого задающего сигнала вырабатываются два стабильных монохромавических колебания с частотами К и й соответственно. На управляющие шины первого гете- родина 47 из второго элемента 48 памяти подается неизменный во времени код, поэтому частота й не изменяется во времени, Частота Е второго из гетеродинов 47 определяется содержимым накапливающего сумматора 50. В начале этапа измерений через вход 36 и второй элемент ИЛИ в накапливающий сумматор 50 засылается априорная информация о скорости изменения задержки То (или о дифФеренциальном допплеровском сдвиге лй=його). После каждого единичного измерения частоты Г,1 уточняется за счет сигнала ошибки, поступающего из формирователя 23 сигнала ошибки через вход 33 и второй элемент ИЛИ. Уточненное значение Г 7 (или С ) через выход 37 поступает на второй индикатор 25. Таким образом; за счет совместного измерения задержки сигнала и скорости ее изменения удается существенно увеличить длительности иэмерительного интервала и, как следствие, повысить точность оценивания изменяю.щейся во времени задержки,формула изобретения 25 1, Цифровой измеритель задержкипо авт,св. Р 8220 б 3, о т л и ч а ющ и й с я тем, что, с целью повышения точности измерения изменяющейся во времени задержки, введеныдве цепочки, состоящие из последовательно соединенных смесителя и узкополосного фильтра, выходы которыхподключены к входам формирователей 15нуль-пересечений, последовательносоединенные делитель импульсов ивторой триггер, вход делителя импулЬсов подключен к соответствующемувыходу синхронизатора, две цепочки,состоящие иэ последовательно соединенных четвертого ключа и распределителя, к соответствующим выходамкоторого. подключены входы двух буФерных регистров, управляющие входычетвертых ключей объединены и подключены к выходу делителя импульсов,адресные входы распределителей объединены и подключены к выходу второготриггера, информационные .входы четвертых ключей объединены с информационными входами вторых ключей, после.довательно соединенные формировательсигнала ошибки, двухчастотный синтезатор и второй индикатор, соответствующие четыре входа Формирователясигнала ошибки подключены к выходамбуферных регистров, аналоговые выходы двухчастотного сяйтезатора подключены к гетеродинным входам соответствующих смесителей, сигнальные входы 4 Окоторых являются сигнальными входами,цифрового измерителя задержки,2. Измеритель по п.1, о т л ич а ю щ и й с я тем, что Формирователь сигнала ошибки содержит две цепочки, состоящие из первого сумматора и первого умножителя, выходы цепочек через второй сумматор подключены к последовательно соединенным второму делителю и второму умножителю, выход которого является выходом формирователя сигнала .ошибки, к второму входу второго умножителя. и,дключен выход элемента памяти, два первых и два вторых квадратора, выходы которых через блок сложения подключены к второму входу второго делителя, входы вторых квапраторов соединены с выходами первых суммато" ров, вход каждого первого квадрато" ра объединен с вторыми входами соответствующих первого сумматора и первого умножителя, при этом информационными входами формирователя сигнала ошибки являются первые входы первых сумматоров и входы первых квадраторов.3. Измеритель по п,1, о.т л и ч а ю щ и й с я тем, что двухчастотный синтезатор содержит.два управляемых кодом гетеродина, к синхронизирующим входам которого подключены соответствующие выходы задающего генератора, к управляющему входу первого управляемого кодом гетеродина подключен выход второго элемента памяти, а также последовательно соединенные второй элемент ИЛИ и второй накапливающий сумматор, первый вход второго .элемента ИЛИ является сигнальным, второй вход- установочным входом двухчастотного синтезатора, выход второго накапливающего сумматора подключен к управляющему входу второго управляемого кодом гетеродина и является информационным выходом двухчастотного синтезатора, выходы управляемых кодом гетеродинов являются аналоговыми выходами двухчастотного синтезатора.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРФ 622063, кл. С 04 Р 10/04151279 прототип).930219 НИИНИ Заказ 3466/60 ираж 429 Подписное Филиал ППП "Патент", г. Ужгород, ул. Проектна