Устройство для управления вычислительным комплексом

Союз Советских Социалистических РеспубликОП ИКАНИЕ ИЗОБРЕТЕНИЯ 857993 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 27. 11. 79 (21) 284 4 219/18- 24 с присоединением заявки Но(23) Приоритет Государственный комнтет СССР но делам нзобретеннй н открытийОпубликовано 23,08 Д 1. Бюллетень Йх 31 Дата опубликования описания 23. 08. 81(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯКОМПЛЕКСОМ ЛИТЕЛЬНЫМ 20 Изобретение относится к вычислительной технике и может использовано для построения вычислительных комплексов.Известно устройство обмена между процессорами, содержащее регистр соединенный через коммутатор с соответствующими шинами передачи данных, блок формирования сигнала готовности, соединенный двухсторонними связями с каждой шиной передачи данных, блок программного формирования запросов связи и асинхронного ответа, соединенный двухсторонними связями с каждой шиной передачи данных и подклю ченный входами к соответствующим входам коммутаторов, а выходом - к выходу блока формирования сигнала готовности 11.Однако, при выходе из строя такого устройства связь между процессорами прерывается, что ведет к снижению надежности связи между ЭВМ.Наиболее близким к предлагаемому изобретению по технической сущности и достигаемому положительному эффекту является устройство для управления вычислительным комплексом, содержащее блок приема информации, блок выдачи информации, первый выходной 30 регистр, первый регистр состояния, второй регистр состояния, блок приоритета, блок управления и индикации, схему сравнения, второй выходной регистр 12.К недостаткам данного устройства следует отнести то, что при выходе его из строя связь между ЭВМ комплекса прерывается, что ведет к снижению надежности связи между ЭВМ.Цель изобретения - повышение надежности.Поставленная цель достигается тем, что в устройство для управления вычислительным комплексом, содержащее блок приема информации, блок выдачи информации, два регистра состояния, блок управления, два выходных регистра, схему сравнения, блок приоритетов, причем первый выход блока приема информации соединен с первыми входами первого регистра состояния, первого выходного регистра и блока приоритетов, второй выход блока приема информации соединен с вторым входом первого регистра состояния,с первым входом второго выходного регистра и с вторым входом блока приоритетов, выход первого регистра состояния соединен с первыми входамивторого регистра состояния и схемысравнения, выход второго регистрасостояния соединен с вторым входомсхемы сравкения и с первым входомблока управления, первый выход которого соединен с третьим входом блокаприоритетов, второй вход блока управления соединен с третьим входомпервого регистра состояния, выходблока приоритетов соединен с вторымвходом блока управления, выходы пер"=вого и второго выходных регистровсоединены соответственно с первыми вторым входами блока выцачи информации, первый и второй выходы которого являются соответственно первым ивторым выходами устройства, введенытретий и четвертый регистры состояния,дополнительная схема сравнения и двакоммутатора, причем выход первогокоммутатора соединен с первым входом блока приема информации и с первым выходом устройства, выход второгокоммутатора соединен с вторым входомблока приема информации и с вторымвыходом устройства, первые входы первого и второго коммутаторов соединены соответственно с первым и вторымвходами устройства, втОрые входы первого и второго коммутаторов соединены соответственно с третьим и четвертым входами устройства, третьивходы первого и второго коммутаторовсоединены с третьим выходом блока управления,первый вход третьего регистра состояния соединен с первымвыходом блока приема информации,второй вход третьего регистра состояниясоединен со вторым выходом блока приема информации, третий вход третьегорегистра состояния соединен с вторымвходом второго регистра состоянйя, спеовым входом четвертого регистрасостояния, с первым выходом блокауправления и с третьим входом блокавыдачи информации, четвертый выходблока управления соединен с четвертым входом третьего регистра состояния, третий и четвертый входы блокауправления соединены с выходами соответственно основной и дополнительной схем сравнения, пятый вход блокауправления соединен с выходом четвертого регистра состояния и с первымвходом дополнительной схемы сравнения, выход третьего регистРа состояния соединен с вторыми входами четвертого регистра состояния, первогои второго выходных регистров и дополнительной схемы сравнения, третьивходы первого и второго выходныхрегистров соединены с выходом первого регистра состояния,Кроме того, блок управления содержит дешифраторы, триггеры, элементы И, ИЛИ и наборное поле, причемвход первого дешифратора соединекс первым входом первого элемента ИЛИи является пятым входом блока, выход первого дешифратора соединен спервым входом первого элемента И,выход которого соединен с входом первого триггера, выход которого являетсячетвертым выходом блока, вход второгодешифратора соединен с вторым входомпервого элемента ИЛИ и являетсяпервым входом блока, выход второго дешифратора соединен с первым входомвторого элемента И, выход которогосоединен с входом второго триггера,выход которого является вторым выходом блока, вторые входы первогои второго элементов И и первый входтретьего дешифратора объединены между собой и являются вторым входом15 блока, третий и четвертый входы и выход первого элемента ИЛИ соединенысоответственно с выходом дешифратора,выходом второго элемента ИЛИ и входомтриггера, выход которого являетсящ первым выходом блока, первый и второй входы Второго элемента ИЛИ являются соответственно третьим и четвертым входами блока, выход наборногополя соединен с вторым входом третьего дешифратора и является третьимвыходом блока.На фиг, 1 приведена структурнаясхема устройства; на Фиг,2 - структурная схема блока связи (на примере одного разряда информации); нафиг, 3 - структурная схема, блокауправления; на фиг.4 - структурнаясхема блока приоритетов,Устройство управления вычислительным комплексом (фиг.1) содержитЗ 5 блок 1 приема информации, блох 2выдачи информации, первый регистр 3состояния, третий .регистр 4 состояния, первый выходной регистр 5,второй выходной регистр 6, второй регистр 7 состояния, четзертый регистр 8 состояния, схему 9 сравнения,дополнительную схему 10 сравнения,блок 11 управления, блок 12 приоритетов, первый 13 и второй 14 коммутаторы, входы 15-18 устройства, выходы 19 и 20, выходы 21-24 блоковсвязи, входы 25-29 и выходы 30-33блока управления, входы 34-36 и выход 37 блока приоритета, входы 38 иза39 коммутаторов.Блок связи (Фиг.2) содержит элемент ИЛИ-НЕ 40, элемент И 41, элемент И 42, Блок управления (Фиг.3)содержит дешифратор 43, элементИЛИ 44, дешифратор 45, наборное поле 46, элемент ИЛИ 47, дешифратор 48,элемент И 49, триггеры 50-52, элемент И 53. Блок приоритетов (Фиг.4)содержит элементы И 54 и 55, элементИЛИ-НЕ 56, элеМент И 57,60Иредлагаемое устройство предназначено для обмена сигналами прямогоуправления между ЭВМ комплекса, дляоперативного отображения информациио состоянии комплекса и для управле 65 ния работой комплекса. Под управлением понимается задание режимов работы комплекса с помощью наборногополя 46, входящего в состав блока11 управления. Кроме того, режимработы комплекса может быть измененпрограммным путем по инициативе одной из ЭВМ, входящих в состав ком 5плекса.,Устройство работает следующимобразом.На вход 15 коммутатора 13 поступает информация от первой ЭВМ, навход 16 коммутатора 14 поступает информация от второй ЭВМ, На входы 17и 18 коммутаторов 13 и 14 приходитинформация об аварийной ситуации всистеме комплекса (сигнал "Авария" ),на входы 38 и 39 коммутаторов 13 и14 приходит информация с наборногополя 4 б,о том, что устройство находится в состоянии профилактики. При наличии одного иэ этих сигналов, поступающая на входы 15 и 16 коммутаторов13 и 14 информация передается непосредственно на выходы 19 и 20 блока2. Если этих сигналов нет, информация,поступающая на входы 15 и 16 коммутаторов 13 и 14, передается на первый,второй входы блока 1. Под информациейпонимаются стандартные сигналы прямого управления и два байта, которыеопределяют состояние каждой ЭВМ икомплекса в целом.Информация с первого выхода блока1 в зависимости от сигналов прямогоуправления и управляющих сигналовблока 11 поступает или на первый вход З 5регистра 3 или на первый вход регистра 4 или на третий вход регистра б.С выхода регистра 3 информация поступает на первый, вход схемы 9 сравнения,а информация с выхода регистра 7 - навторой вход схемы 9. В случае несравнения содержимого регистров 7 и 3со схемы сравнения 9 на вход 27 блока11 выдается код внешнего прерывания.Этот сигнал поступает в блок 2, а свыходов 19 и 20 этого блока поступает Д 5в обе ЭВМ. Одновременно с этим информация с регистра 3 переписываетсяв регистр 7. После этого сигнал внеш.него прерывания заканчивается.Кроме того, информация с регистра 3 поступает на вход регистра 5 ив блок 11 на вход 26. В блоке 11 осуществляется. индикация этой информации, а с регистра 5 эта информацияпо сигналам прямого управления,поступающим в устройство от ЭВМ в ответна прерывание, поступает в блок 2,а с выходов 19 и 20 этого блока - вЭВМ. Обработка информации, поступающей с второго выхода блока 1, происходит аналогично. Использование тех 60или иных регистров зависит от какой ЭВМ пришла информация: если отЭВМ 1, то в работе участвуют регистры 3 и 7 состояния, схема 9 сравнения, регистр 5; если от ЭВМ 2 б 5 то регистры 4 и 8 состояния, схема 10 сравнения, Если информация приходит с наборного поля 46, то в работе участвуют все регистры. Блок 11 участвует в работе во всех случаях,Для решения конфликтных ситуаций, которые могут возникнуть в устройстве при одновременном обращении к нему обеих ЭВМ комплекса или ЭВМ и оператора (посредством наборного поля) предназначен блок 12 приоритетов. Если к устройству управления одновременно обращаются две ЭВМ, то в соответствии с дисциплиной обслуживания, принятой в комплексе, первый приоритет отдается той ЭВМ, которая является основной в данный момент времени. Информация о текущем состоянии ЭВМ поступает на первые входы элементов И 54 и 55, В случае одновременного обращения к устройству управления ЭВМ и оператора первый приоритет в соответствии с дисциплиной обслуживания, принятой в комплексе, отдается ЭВМ. Информация об обращении ЭВМ комплекса к устройству управления поступает на первый, второй входы элемента ИЛИ-НЕ 56, с выхода этого элемента информация поступает на первый вход элемента И 57, на второй вход этого элемента - информация от наборного поля. Информация о решении конфликтной ситуации поступает с выхода 37 блока 12 в блок 11 на вход 27, В блоке 11 вырабатываются сигналы управления, которые поступают на регистры.Учитывая, что среднее время безотказной работы устройства - 5000 ч, а среднее время безотказной работы коммутаторов 13 и 14 равно 2,8 104 ч повышение надежности связи менарду устройством и ЭВМ с учетом блоков связи расчитывается по формулетдт 2,8 10428 10Т Т 2 2 В 1 Р 5 10Ягде Т - среднее время безотказной работы устройства;Т Т, - среднее время безотказной работы коммутаторов13 и 14.За счет введения коммутаторов, дополнительных регистров состояния и схемы сравнения надежность устройства увеличивается в 5,6 раэ.Формула изобретения1. Устройство для управления вычислительньм комплексом, содержащее блок приема информации, блок выдачи информации, два регистра состояния, блок управления, два выходных регистра, схему сравнения, блок приоритетов, причем первый выход блока приема информации соединен с первы 7 857993ми входами первого регистра состояния, первого выходного регистра иблока приоритетов, второй выход блока приема информации соединен с вторым входом первого регистра состояния, с первым входом второго выходного регистра и с вторым входом блока приоритетов, выход первого регистра состояния соединен с первымивходами второго регистра состоянияи схемы сравнения, выход второгорегистра состояния соединен с вторымвходом схемы сравнения и с первымвходом блока управления, первыйвыход которого соединен с третьимвходом блока приоритетов, второйвыход блока управления соединен с 15третьим входом первого регистра состояния, выход блока приоритетов соединен с вторым входом блока управления,выходы первого и второго выходныхрегистров соединены соответственно с 20первым и вторым входами блока выдачиинформации, первый и второй выходыкоторого являются соответственно первым и вторым выходами устройства,о т л и ч а ю щ е е с я тем, что, 25с целью повышения надежности,оно содержит третий и четвертый регистрысостояния, дополнительную схему сравнения и два коммутатора, причем выход первого коммутатора соединен с ЗОпервым входом блока приема информациии с первым выходом устройства, выходвторого коммутатора соединен с вторымвходом блока приема информации и свторым выходом устройства, первыевходы первого и второго коммутаторовсоединены соответственно с первым ивторым входами устройства, вторыевходы первого и второго коммутаторовсоединены соответственно с третьими четвертым входами устройства, 4 Отретьи входы первого и второго коммутаторов соединены с третьим выходом блока управления, первыйвход третьего регистра состояниясоединен с первым выходом блока приема информации, второй вход третьегорегистра состояния соединен со вторымвыходом блока приема информации,третий вход третьего регистра состояния соединен с вторым входом второго щрегистра состояния, с первым входомчетвертого регистра состояния, с первым выходом блока управления и стретьим входом блока выдачи информации, четвертый выход блока управления 5соединен с четвертым входом третьего регистра состояния, третий и четвертый входы блока управления соединены с выходами соответственно основной и дополнительной схем сравнения, пятый вход блока управления соединен с выходом четвертого регистра состояния и с первым входом дополнительной схемы сравнения, выход третьего регистра состояния соединен с вторыми входами четвертого регистра состояния, первого и второго выходных регистров и дополнительной схемы сравнения, третьи входы первого и второго выходных регистров соединены с выходом первого регистра состояния.2, Устройство по п,1, о т л ич а ю щ е е с я тем, что блок управления содержит дешифраторы, триггеры, элементы И, ИЛИ и наборное поле, причем вход первого дешифратора соединен с первым входом первого элемента ИЛИ и является пятым входом блока, выход первого дешифратора соединен с первым входом первого элемента И, выход которого соединен с входом первого триггера, выход которого является четвертым выходом блока, вход второго дешифратора соединен с вторым входом первого элемента ИЛИ и является первым входом блока, выход второго дешифратора соединен с первым входом второго элемента И, выход которого соединен с входом второго триггера, выход которого является вторым выходом блока,. вторые входы первого и второго элементов И и первый вход третьего дешифратора объединены между собой и являются вторым входом блока, третий и четвертый входы и выход первого элемента ИЛИ соединены соответственно с выходом дешифратора, выходом второго элемента ИЛИ и входом триггера, выход которого является первым выходом блока, первый и второй входы второго элемента ИЛИ являются соот ветственно третьим и четвертым входами блока, выход наборного поля соеди- нен с вторым входом третьего дешифратора и является третьим выходом блока.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 507866, кл. С 06 Г 3/04,16 06 Г 15/16, 1975.2. Устройство управления ВК.Техническое описание 1353,057,100 ТО