Детерминированно-вероятностный интегратор

Союз Соаетскик Социалистических Реснублик(23) ПриоритетОпубликовано 2308,81, бюллетень Й 9 31Дата опубликования описания 23. 08. 81 Госуаарственнмй комнтет СССР не делам нзебретеннй н вткрытнй(72) Автор изобретения Ю. А. Брюхомицкий Таганрогский радиотехнически институт им, В. Д. КалмыковаИзобретение относится к вычисли.тельной технике и предназначено для использования в цифровых интегрирующих машинах и структурах высокой производительности при вычислении интегралов по независимой переменной.Известен детерминированно-вероятностный интегратор, выполняющий интегрирование по независимой переменной и содержащий последовательно соединенные блок квантованной функции, вход которого является входом интегратора, блок детерминированного приращения интеграла, второй вход которого является входом независимой И переменной интегратора, блок полного приращения интеграла, выход которого является выходом интегратора 11.Известен также детермиыированновероятностный интегратор аналогично го назначения, содержащий накопительный сумматор, вход которого является входом детерминированных приращений интегратора, а выход через первый умножитель, второй вход которого сое динен с входом второго умножителя и с входом независимой переменной интегратора, подключен к первому входублока суммирования, выход которогоявляется выходом полных приращений 30 интегратора, и три логико-арифметических блока Г 2 .Недостатком этих устройств является недостаточно высокая точность интегрирования, необходимая для ряда практических задач.Наиболее близким по техническим решениям к предлагаемому изобретению является детерминированно-вероятностный интегратор, содержащий блок формирования квантованной функции, вход которого является входом приращений подынтегральной функции интегратора, а выход через блок формирования первого детерминированного приращения интеграла, второй вход которого является входом независимой переменной интегратора, подключен к первому входу блока формирования полного приращения интеграла, к второму и третьему входам которого подключены выходы блоков формирования второго и третьего детерминированных приращений интеграла, вторые входы которых связаны с входом независимой переменной интегратора, выход блока формирования полного приращения интеграла является выходом приращений интеграла интегратора, блок формирования вероятностной коррекции интег 857990рала, вход которого является входом вероятностных приращений 31 .Однако такое устройство требует фф больших аппаратурных затра при его ,реализации, имеет большое число входов и выходов, что также приводит к усложнению устройства и аппаратуры коммутации. Кроме того, устройство обладает недостаточно высоким быстродействием.Цель изобретения - упрощение и повышение быстродействия интеграто ра,Поставленная цель достигается тем, что детерминированно-вероятностный интегратор, содержащий первый накопитель, вход которого является входом приращений функции интегрирования интегратора, первый умножитель, первый вход которого соединен с выходом первого накопителя, а второй вход - является входом независимой переменной ф функции интегрирования интегратора, сумматор, первый вход которого соединен с выходом первого умножителя,а выход является выходом приращений интеграла интегратора, второй и третий 25 умножители, выходы которых соединены соответственно с вторым и третьим входами сумматора, а первые входы подключены к входу независимой переменной функции интегрирования интег- Зр ратора, второй накопитель, первый вход которого является входом вероятностных приращений функции интегрирования интегратора, первый блок вероятностного кодирования, вход которого З 5 соединен с выходом второго накопителя, третий накопитель, первый вход которого соединен с выходом первого блока вероятностного кодирования, дополнительно содержит четвертый, пятый и шестой накопители, первый и второй 10 квантователи, второй блок вероятностного кодирования, вероятностный умножитель, первый нход которого является вспомогательным вероятностным входом интегратора, а выход янляется 45 выходом вероятностных приращений интеграла интегратора, вход четвертого накопителя является входом приращений первой производной функции интегрирования и выходом приращений второй 50 производной интеграла интегратора,а выход четвертого накопителя соединен с вторым входом второго умножителя, входпервого накопителя является выходом приращений первой производной интеграла интегратора, первый вход пятого накопителя является входом приращений второй производной Функции интегрирования интегратора, а выход соединен с входом первого квантонателя, первый выход которого сое дияен с входом шестого накопителя, а второй - с вторыми входами второго и пятого накопителей, выход шестого накопителя соединен с вторым входом третьего умножителя и входом второго 65 блока вероятностного кодирования, выход которого соединен с вторым входом вероятностного умножителя, выход третьего накопителя соединен с входом второго квантователя, первый выход которого соединен с четвертым входом сумматора, а второй - с вторым входом третьего накопителя.На Фиг. 1 представлена блок-схема интегратора на Фиг. 2 - блок-схема блоков 17 и 21 вероятностного кодирования.Интегратор имеет вход 1 приращений функции интегрирования, вход 2 приращений первой производной функции интегрирования, вход 3 приращений второй производной функции интегрирования, вход 4 вероятностных приращений Функции интегрирования, первый накопитель 5, четвертый накопитель б, пятый накопитель 7, второй накопитель 8, выход 9 приращений первой производной интеграла, выход 10 приращений второй производной интеграла, первый умножитель 11,второй умножитель 12, сумматор 13, первый кнантователь 14, шестой накопитель 15, третий умножитель 16, первый блок 17 вероятностного кодирования, третий накопитель 18, второй квантонатель 19, выход 20 приращений интеграла, второй блок 21 вероятностного кодирования, вероятностный умно- житель 22 и выход 23 вероятностных приращений интеграла.Вход первого накопителя 5 подключен к входу 1 приращений функции интегрирования интегратора и к выходу 9 приращений первой производной интеграла интегратора.Выход первого накопителя 5 соединен с первым входом первого умножителя 11, выход которого соединен с первым входом сумматора 13.Выход суьнщатора 13 подключен к выходу 20 приращений интеграла ин-. тегратора. Вход четвертого накопителя 6 подключен к входу 2 приращений первой производной функции интегрирования интегратора и к выходу 10 приращений второй производной интеграла интегратора. Выход четвертого накопителя 6 соединен с вторим входом второго умножителя 12, ныход которого соединен с вторым входом сумматора 13. Первый вход пятого накопителя 7 подключен к входу 3 приращений второй производной функции интегрирования интегратора, а выход соединен с входом первого кнантователя 14, первый выход которого соединен с входом шестого накопителя 15, а второй выход, - с вторыми входами пятого 7 и второго 8 накопителей. Выход шестого накопителя 15 соединен с входом второго блока 21 вероятностного кодирования и нторым входом третьего умножителя 16, выход которого соединен с третьФормула из обре те ни я Детерминированно-вероятностный интегратор, содержащий первый накопитель, вход которого является входом приращений функции интегрирования интегратора, первый умножитель, первый, вход которого соединен с выходом первого накопителя, а второй вход - является входом независимой переменной функции интегрирования интегратора, сумматор, первый вход которого соединен с выходом первого умножителя, а выход является выходом приращений интеграла интегратора, второй и третий умножители, выходы которых соединены соответственно с вторым и третьим входами сумматора, а первые входы подключены к входу независимой переменной функции интегрирования интегратора, второй накопитель, первый вход которого является входом вероятностных приращений функции интегрирования интегратора, первый блок вероятностного кодирования, вход которого соединен с выходом второго накопителя,третий накопитель, первый вход которого соединен с выходом первого блока вероятностного кодирования, о т л ич а ю щ и й с я тем, что, с целью упрощения и повышения быстродействия, он содержит четвертый, пятый и шестой накопители, первый и второй квантователи, второй блок вероятностного кодирования, вероятностный умножитель, первый вход которого является вспомогательным вероятностным входом интегратора, а выход является выходом вероятностных приращений интеграла интегратора, вход чет-вертого накопителя является входомприращений первой производной функции интегрирования и выходом приращений второй производной интегралаинтегратора, а выход четвертогонакопителя соединен с вторым входомвторого умножителя, вход первогонакопителя является выходом приращений первой производной интегралаинтегратора, первый вход пятого накопителя является входом приращенийвторой производной функции интегрирования интегратора, а выход соединен со входом первого квантователя,15 первый выход которого соединен с входом шестого накопителя, а второй -вторыми входами второго и пятого накопителей, выход шестого накопителясоединен со вторым входом третьего3) умножителя и входом второго блокавероятностного кодирования, выход которого соединен с вторым входом вероятностного умножителя, выходтретьего накопителя соединен с входом второго квантователя, первый выход которого соединен с четвертымвходом суюсатора, а второй - с вторым входом третьего накопителя.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 407298, кл. 6 06 Г 1/02, 1973.2. Авторское свидетельство СССРР б 00574, кл. 6 06 3 1/02,1978.3. Авторское свидетельство СССРР 595749, кл. 6 06 д 1/00,Л 06 Р 15/Зб, 1978 (прототип).857990 Фиа 1 фиа 8 Составитель О.МайоровТехред М. ТабаковиМ Корректор М. Коста Редактор П, Ортутай Тираж 745 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, й, Раушская наб., д. 4/5