Умножитель частоты следованияимпульсов

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскик Социалистических Республик(у) м. )(. Н 03 К 23/00 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 07.0781 облем машиностроения А ий инженерно-строитель Украинской й институт явители титутарьков 54) УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСО а явавномИзобретение относится к вычислительной технике и может быть использовано в составе контрольно-измерительных систем и систем автоматического управления.Известно пересчетное устройство, содержащее линию задержки, коммутатор, элемент ИЛИ, делитель частоты, триггер, элемент И и счетчик импульсов 11 .Недостатком данного устройств ляется невозможность получения р мерного расгределения выходных и пульсов во времени.Наиболее близко к предлагаемому 15 устройство для умножения частоты следования импульсов, содержащее ключ, элемент ИЛИ, формирователь импульсов, выход которого соединен с первым импульсным входом ключа, импульсный вы ход которого соединен со входом элемента ИЛИ и со счетным входом пере- счетного блока, выходы сброса которого подключены к выходу сброса ключа, два элемента И, реверсивный счетчик 25 импульсов, два генератора строба, линию задержки, включенную между элементом ИЛИ и формирователем импульсов, управляющие входы которой соединены с выходами реверсивного счетчика им пульсов, входы которого через элементы И подключены к выходам генераторов строба, вход первого из которых соединен с одним из входов второго элемента И и обнуляющим входом пересчетного блока, а вход второго с клеммой источника импульсов и вторым входом первого элемента И Е 21 .Недостатки данного устройства невысокое быстродействие и низкая надежность.Целью изобретения является повышение быстродействия устройства при одновременном повышении надежности.С этой целью в умножитель частоты следования импульсов, содержащий реверсивный счетчик импульсов и линию задержки, включенную между выходом элемента ИЛИ и входом формирователя импульсов, выход которого соединен с импульсным входом ключа, первый выход которого соединен с импульсным входом ключа, первый выход которого соединен со счетным, вторбй выход с обнуляющим входами пересчетного блока, а управлякщий вход в . с выходом пересчетного блока, введены блок разделения, дополнительный элемент ИЛИ, регистр, логический блок, триггеры, дополнительные ключи и генератор им 845290сивного счетчика импульсов, а выходыс управляющими входами линии задержки. Выходы первого и второго триггеров 25 соединены с управляющими входами соответственно первого и второго дополнительных ключей, выходы первого дополнительного ключа соединены с единичными, а выходы второго дополнительного клича - с нулевыми входамитретьего и четвертого триггеров, выходы которых подключены к потенциальным входам логического блока, содержащего второй элемент ИЛИ, линию задержки и первый и второй элементы И, выходы которых, являясь выходами логического блока, соединены соответственно со входами сложения и вычитания реверсивного счетчика импульсов. 35 40 Импульсный вход логического блока соединен с импульсным входом первогоэлемента И и через линию задержки инепосредственно - с первым и вторым входами элемента ИЛИ, выход которого соединен с импульсным входом второго элемента И. Потенциальные входыпервого и второго элементов И являются потенциальными входами логического блока и соединены соответственно с нулевыми и единичными входами третьего и четвертого триггеров 50 На Фиг, 1 представлена структурная электрическая схема умножителя частоты спедования импульсов;. на фиг. 2 структурная электрическая схема логического блока.Умножитель частоты следования импульсов содержит элементы ИЛИ 1, 2, формирователь 3 импульсов, генератор 4 импульсов, пересчетный блок 5,55 60 реверсивный счетчик б импульсов, блок7 разделения импульсов во времени,линию задержки 8, регистр 9, логический блок 10, триггеры 11-14, ключи15-17. пульсов, выход которого соединен симпульсным входом логического блока,выходы которого подключены к входамсложения и вычитания реверсивногосчетчика импульсов, а тактовые вы-ходы - с тактовыми входами блока разделения, первый информационный входкоторого подключен к входной шине,второй информационный вход - к счетному входу пересчетного блока, а первый выход - к первому входу элементаИЛИ, второй выход - ко второму входуэлемента ИЛИ, импульсному входу первого дополнительного клича, счетномувходу первого триггера и первому входу дополнительного элемента ИЛИ, второй вход которого соединен с обнуляющим входом пересчетного блока, импульсным входом второго дополнительного ключа и счетным входом второготриггера, а выход - с управляющимвходом регистра, входы которого соединены с разрядными выходами, реверЛогический блок содержит элементы И 18, 19, элемент ИЛИ 20, линию задержки 21.Пусть входные импульсы следуют с периодом Т, а Т =Т /К, пусть очередной период Т,г входных импульсов оказывается больше предыдущего, т.е, последний импульс пачки, порожденной предыдущим входным импульсом, формируется раньше прихода очередного входного импульса, и равномерность распределения выходных импульсов нарушается.Для сохранения этой равномерности необходимо обеспечить равенствоТ тьт Д Т2 К К " К(здесь Ь Т=Т - Т, й ь =- - ), т. е. увелиЬТчить время задержки, линий задержки 2 пропорционально разности Т -Т).Если же Т с Т, т,е. очередной входной импульс приходит раньше формирования последнего импульса пачки выходных, порожденных предыдущим входным импульсом, для равномерного распределения выходных импульсов следует уменьшить время задержки линий задержки 2 на величину, пропорциональную разности Т,л -Т .Существенно, что коэффициент пропорциональности равен при этом 1/К, т,е, определяется коэффициентом умножения частоты (его величина регулируется изменением частоты импульсов на корректирующем выходе генератора импульсов 4) . Именно такая коррекция времени задержки реализуется в предлагаемомустройстве путем добавления в .реверсивный счетчик б числа импульсов,пропорционального величине (Т -Т)/Кв случае Т) Т 1, и величине (Т -Т )/Клв случае Т Т, .В исходном состоянии блок 5 установлен в нуль и задан коэффициент пересчета, равный требуемому коэффициенту умножения частоты. В соответствии с этим коэфФициентом и периодом То повторения входных импульсов устанавливается состояние реверсивного счетчика б и совпадающее сним состояние регистра 9, задающеевремя задержки, необходимое для равномерного распределения выходных импульсов умножитель, триггер 11 устанавливается в единичное, а триггеры12-.14 - у нулевое состояние (при этомимпульсы на входы реверсивного счетчика б не поступают), первый выходблока 7 соединен через ключ 15 сединичным входом триггера 11, а второй выход клича 17 через ключ 1 б - снулевым входом этого триггера,В соОтветствии с величиной К устанавливается частота импульсов на коррентирующем выходе генератора 4,55 Первый входной импульс, поступин на первый информационный вход блока 7, передается импульсом с первого так тового выхода генератора 4 на первый выход блока 7, т.е. на вход линии задержки 8 (через элемент 1), на единичный вход триггера 11 (через ключ 15), а также через элемент 2 - на уп:равляющий вход регистра 9. Триггер 11 и регистр 9 при этом остаются в исходном состоянии.,30Спустя время ь импульс с выхода ли- нии задержки 8 поступает на вход формирователя 3, с выхода которого - через ключ 17 - на счетный вход блока 5 и через блок 7 и элемент 1 - снова на вход линии задержки 8. Этот импульс15 будет циркулировать указанным образом, формируя пачку выходных импульсов с интервалами Т, до тех пор, пока число на блоке 5 не достигнет величины К, При этом на его выходе по явится единичный сигнал и очередной т.е. К-тый импульс с выхода формирователя 3 поступит теперь на второй выход ключа 17, т,е. возвратит блок 5 в нуль, а также установит н нуль через ключ 16 - триггер 11.Если время 7 .установлено правильно, момент формирования К-того выходного импульса (т.е. импульса на втором выходе ключа 17) совпадает во времени с приходом очередного входного импульса, устанавливающего в единицу триггер 12 (так как триггер 13 был установлен н единицу) . Таким образом, состояния триггеров 11 и 1235 по-прежнему оказываются различными, т.е. импульсы на входы реверсивного счетчика б не поступают.Триггер 11 находится в единичном состоянии в интервалах между моментами поступления нечетных входных им пульсов (первого, третьего и т.д.) и моментами появления на выходе устройства К-тых импульсов - пачек, порожденных соответствующими нечетными входными импульсами. Иначе говоря, 45 триггер 11 устанавливается в единицу каждым -тым входным импульсом (1=1, 3, 5) и опрокидывается в нуль последним импульсом каждой пачки, порожденной 1-тым входным импульсом. Аналогично работает триггер 12, но с четными входными импульсами.Если Т, =Т, момент возврата в нуль триггера 11 совпадает с моментом установки в единицу триггера 12 и наоборот, т,е. их состояния все время различны, и импульсы на входы реверсивного счетчика не поступают.Пусть теперь Т+,Т;, т.е. К-тый импульс -той пачки приходит раньше, чем )+1-й входной импульс. В этом 60 случае в интервале времени Т;, -Т оба триггера оказываются в нулевом состоянии, ввиду чего импульсы с ,блока 10 начинают поступать на суммирующий вход реверсивного счетчика 65 Количество этих импульсов пропорционально величине дТ, благодаря чему (с учетом того, что частота корректирующих импульсов генератора 4 установлена в соответствии с реализуемым коэффициентом умножения К) время задержки С изменится ровно настолько, чтобы выполнялось равенство= в -фИзменение времени задержки произойдет, когда +1-й входной импульс, поступив через блок 7 и элемент 2 на управляющий вход регистра 9, передаст в него новое, откорректированное указанным образом, содержимое ре версинного счетчика б.Таким образом, если период входных импульсов увеличился, то уже в следующем периоде равномерность выходных импульсов будет восстановлена (появится только один интервал между последним импульсом -той пачки и первым импульсом 1+1-й пачки).Рассмотрим теперь случай, когда Т с Т . Очередной входной 1+1-й1+импульс поступает теперь раньше последнего импульса пачки, порожденной предыдущим -тым импульсом. В результате с момента поступления +1-го входного импульса и до момента прихода последнего импульса пачки, порожденной предыцущим -тым входным импульсом, триггеры 11 и 12 находятся в единичном состоянии. Существенно, что длительность этого интервала времени оказывается н два раза меньше величины ТЛ -Т , так как входной импульс поступает в линию задержки 8 и начинает циркулировать н схеме вместе с предыдущим входным импульсом. Импульсы на счетный вход пере- счетного устройства попадают теперь вдвое чаще, благодаря чему число их, недостающее до 1, набирается вдвое быстрее, чем в случае отсутствия второго входного импульса, т.е. при циркуляции в схеме одного импульса.Поскольку, как указывалось выше, для равномерного распределения выходных импульсов при сократившемся периоде входных требуется уменьшать время задержки Т на величину, пропорциональную разности Т.-Т; , тре,буется подать пропорциональйое этой разности число импульсов на вычитаю,щий вход реверсивногосчетчика б, причем коэффициент пропорциональности должен быть тот же, что и в случае Т;,Т . Такой алгоритм реализуется следующим образом: с момента установления триггеров 11 и 12 в единичное состояние импульсы, поступающие на импульсный вход логического блока 10, проходят на выгод элемента 19, т.е. на вычитающиг. нход реверсивного счетчика б, как непосредственно, так и через линию задержки 21, т.е. парами.Таким образом, поскольку время прохождения этих импульсов в два раза меньше величины Т;-Т+ , а частота их поступления в дна раза выше, количество импульсов, поступающих на вычитающий вход реверсивного счетчика 6, оказывается пропорциональным величине Т -Т+ с нужным коэффициентом пропорциональности. Новое, скорректиронанное, содержимое реверсивного счетчика 6 будет передано в регистр 9 импульсом окончания пачки (со второго выхода ключа 17, т,е, импульсом сброса блока 5 н нуль), и с этого момента установится откорректированное значение времени задержки / , обеспечивающее равномерное рас пределение выходных импульсов при новом периоде входных.Формула изобретения 201 умножитель частоты следования импульсов, содержащий ренерсивный счетчик импульсов и линию задержки, включенную между ныходом элемента ИЛИ и входом формирователя импульсов, выход которого соединен с импульсным входом ключа, первый выход которого соединен со счетным, второй выход с обнуляющими входами пересчетного блока, а /правляющий вход - с выходом пересчетного блока, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия устройства при одновременном повышении надежности, в него введены блок разделения, дополнительный элемент ИЛИ, регистр, логический блок, триггеры, дополнительные ключии генератор импульсов,выход которого соединен с импульсным входом логического блока, выходы ко торого подключены к входам сложения и вычитания реверсивного счетчика импульсов, а тактовые выходы - к тактовым входам блока разделения, первый информационный вход которого подклю чен к входной шине, второй информационный вход - к счетному входу пересчетного блока, а первый выход к первому входу элемента ИЛИ, второйвыход - ко второму входу элемента ИЛИ,импульсному входу первого дополнительногоключа, счетному входу первого триггера и первому входу дополнительного элемента ИЛИ, второй входкоторого соединен с обнуляющим входом пересчетного блока, импульснымвходом второго дополнительного ключаи счетным входом второго триггера, авыход - с управляющим входом регистра, входы которого соединены с разрядными выходами реверсивного счетчикаимпульсов, а выходы - с управляющимивходами линии задержки, при этом выходы первого и второго триггеров соединены с управляющими входами соответственно первого и второго дополнительных ключей, выходы первого дополнительного ключа соединены с единйчными, а выходы второго дополнительного ключа - с нулевыми входами третьего и четвертого триггеров, выходыкоторых подключены к потенциальнымвходам логического блока.2. Умножитель по п. 1, о т л ич а ю щ и й с я тем, что логический/блок содержит элемент ИЛИ линию за/держки и первый и второй элементы И,выходы которых, являясь выходами логического блока, соединены соответственно со входами сложения и вычитания реверсивного счетчика импульсов, импульсный вход логического блока соединен с импульсным входом первого элемента И и через линию задержки и непосредственно с первым и вторым входами элемента ИЛИ, выход которого соединен с импульсным входомвторого элемента И, при этом потенциальные входы первого и второгоэлементов И являются потенциальнымивходами логического блока и соединены соответственно с нулевыми и единичными входами третьего и четвертого триггеров.Источники ийформации,принятые во внимание при экспертизе1. Авторское снидетельство СССРР 530463, кл. Н 03 К 23/00, 19,08.74,2, Авторское свидетельство СССРР 499673, кл. Н 03 К 23/00, 05.08.74845290 ставителхред А.А Федотов Реда каэ 420 Тираж 988Государственного комитета С делам изобретений и открытий Москва, Ж, Раушская наб.,ПодпССР ное 4 лиал ППП Патент г, ужгород ВНИИП по 113035, ужилина Корректор О. Била