Устройство для сопряжения вычисли-тельной машины c обектами управления

Союз Советскик Сощиалнстическик Республик(23) ПриоритетОпубликовано 23,0181. Бюллетень ЙВ 3 Р 1 М.,(з С 06 Р 3/04 Государственный комитет СССР по дедам изобретений и открытий(53) УДК 681. .325(088.8) Дата опубликования описания 30, 01. 81(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С ОБЪЕКТАМИ УПРАВЛЕНИЯ. Изобретение относится к вычислительной технике, в частности к устройствам управления вводом-выводомосуществляющим связь ЭВМ с объектами управления.Известны устройства управленияблоками вычислительной системы, выполненные в виде специализированныхсхем связи с периферийными устройствами, включающие в себя блок связи сЭВМ, блок ввода, блок вывода, блокзадания режимов работы 11 .Недостатком этих устройств является ограниченная область применения,из-за наличия аппаратных блоков ввода-вывода, которые даже при незначительной модификации периферийногоустройства не могут быть использованы,Наиболее близким по техническойсущности к предлагаемому являетсяустройство параллельного ввода-вывода, осуществляющее программный доступ к регистрам и содержащее счетчиксинхроимпульсов, многофункциональныерегистры ввода-вывода информации,обеспечивающие возможность смены. направления передачи, передачи данныхс хранением или без хранения в син-,хронном или асинхронном режиме и соединенные с управляемым объектом ичерез магистраль данных - ЭВМ, управляющие регистры, соединенные по выходам с многофукциональными регистрами, а по входам - с магистральюданных, блок управления чтением-записью, соединенный по входам с управляющими шинами ЭВМ, а по выходус соответствующими входами с многоФункциональных регистров ввода-вывода и управляющих регистров 2 .Недостатком этого устройства является ограниченные Функциональныевозможности, так как оно не позво ляет подключать к ЭВМ периферийныеустройства, имеющие последовательный ввод-вывод инФормации.Цель изобретения - расширениефункциональных возможностей уст ройства за счет обеспечения возможности совмещения параллельного ипоследовательного ввода-вывода,Поставленная цель достигаетсятем, что в устройство, содержащее 25 четыре регистра приема-передачи,первые входы-выходы которых являются первой группой входов-выходовустройства, два управляющих регистра, первые входы которых соединены 30 с магистралью данных устройства и25 первым входом буферной памяти данных, счетчик синхроимпульсов и блоксвязи с вычислительной машиной,группа входов-выходов которого является второй группой входов-выходовустройства, а первый выход подключенко вторым входам управляющих регистров и буферной памяти данных, соединенной входом-выходом со вторым входом-выходом четвертого регистра приема-передачи, группа входов которогоподключена к первой группе выходоввторого управляющего регистра, вторая группа выходов которого подключенак группе входов третьего регистраприема-передачи, первая и втораягруппа выходов первого управляющегорегистра соединена соответственнос группами входов первого и второгорегистров приема-передачи, вторые входы-выходы которых и второи вход-выход третьего регистра приема-передачи подключены к магистрали данныхустройства, введены блок прерываний,блок выбора адреса и блок формирования управляющих сигналов, причем первая и вторая группы входов блоковпрерывания являются соответственнопервой и второй группами управляющихвходов устройства, а выход - выходомустройства, группа входов блока выбора адреса является группой адресных входов устройства, группа выходов подключена к третьим входам управляющих регистров и буферной памяти данных, входам первого, второго итретьего регистров приема-передачи ик первому входу четвертого регистраприема-передачи, а вход - ко втормувыходу блока связи с вычислительноймашиной, группа выходов второго управляющего регистра подключена кгруппе входов блока формирования управляющих сигналов и к первому входусчетчика синхроимпульсов, вторым входом соединенного со входом синхроимпульсов устройства и первым входом блока формирования управляющих сигналов, первый и второй выходы которого подсоединены соответственно ко второму и третьему входам четвертого регистра приема-передачи;третийи.четвертый выходы - соответственно к четвертому входу буфернойпамяти данных и вхОду блока прерываний, а второй вход - к выходу счетчика синхроимпульсов. При этом блок формирования управляющих сигналов содержит восемь элементов И, три элемента ИЛИ и элемент задержки, причем выход первого элемента И через элемент задержки соединен с первым входом первого элемента ИЛИ, первый вход - с первыми входами второго и третьего элементов И, второй вход с первыми входами четвертого и пятого элементов Ии первым входом блока, а третий вход - спервыми входами шестого и седьмого 30 35 40 45 50 55 60 65 элементов И и первым входом второгоэлемента ИЛИ, выход которого является вторым выходом блока, а второйвход подключен к выходу второго элемента И, вторым входом соединенного с четвертым выходом блока, вторымвходом седьмого элемента и выходомпятого элемента И, второй вход которого является вторым входом блока,второй вход четвертого элемента Исоединен с третьим входом седьмогоэлемента И, выходом подключенногок первому входу третьего элементаИЛИ, выход которого является третьимвыходом блока, второй вход соединенс выходом третьего и первым входомвосьмого элементов И, а третий вход -с выходом шестого элемента И, второйвход которого подключен к выходучетвертого элемента И и второму входу первого элемента ИЛИ, третьим входом соединенного с выходом восьмого элемента И, а выходом - с первымвыходом блока, вторые входы третьего, восьмого, четвертого и первый,третий входы первого элементов Иявляются входами из группы входовблока,Кроме того, блок прерываний содержит два триггера, элемент ИЛИ и элемент И, причем первый вход элементаИ подключен к выходу элемента ИЛИ,группа входов и вход которого являются соответственно второй группойвходов и входом блока, выход первого триггера является выходом блока,а первый вход подключен к выходуэлемента И, вторым входом соединенного с выходом второго триггера,первый и второй входы которого и второй вход первого триггера соединеныс соответствующими входами первойгруппы входов блока, третьи входытриггеров соединены с земляной шиной блока.Блок выбора адреса содержит схему сравнения и дешифратор адреса,первые входы которых соединены сгруппой входов блока, второй входсхемы сравнения является входом блока, а выход соединен со вторым входом дешифратора, группа выходов которого является группой выходов блока,На фиг. 1 представлена блок-схемаустройства; на фиг. 2 - функциональная схема блоков формирования управляющих сигналов и прерываний; нафиг, 3 - функциональная схема блокавыбора адреса.Устройство содержит регистры 1-4приема-передачи, буферную память 5данных, блок б формирования управляющих сигналов, блок 7 прерываний,управляющие регистры 8 и 9, блок 10связи с вычислительной машиной, блок11 выбора адреса, счетчик 12 синхроимпульсов выход 13 устройства, выходы 14 первой группы входов, втора.Блок 6 формирования управляющихсигналов (фиг. 2) содержит элементыИЛИ 24-26, элементы И 27-34 и эле-.мент 35 задержики. Блок 7 прерыванийвключает элемент ИЛИ 36, элемент И37 и. триггеры 38 и 39, а блок 11 выбора адреса (Фиг. 3) - схему 40сравнения, дешифратор 41 адреса,вход 42 и выход 43 группы выходовблока,Устройство работает следующим образом.В режиме последовательного синхронного ввода данные от управляемого объекта поступают на второй входмногофункционального регистра 4,причем каждый бит информации сопровождается синхроимпульсом,.поступающим через вход 23, элементы И 37,34, ИЛИ 24 на регистр 4. На регистре происходит преобразование после довательных данных в параллельныебайты. Каждый восьмой синхроимпульс,поступающий на вход счетчика 12, устанавливает последний в нулевое состояние, причем по заднему Фронтусинхроимпульса с помощью элементовИ 31, 33 и через элемент ИЛИ 26 навходе буферной памяти 5 формируетсяположительный перепад, по которомуинформация в параллельном виде изрегистра 4 переписывается в буферепамяти 5 и запоминается в нем. Вычислительная машина,. адресуясь к буферной памяти, производит считываниеинФормации.В режиме последовательного синхронного вывода при наличии положительного импульса с соответствующего выхода управляющего регистра 9,обеспечивающего подключение буфернойпамяти 5 к ЭВМ, выполняется записьданных из ЭВМ в буферную память синхронно с положительным Фронтом сигнала, поступающего с. выхода элемента ИЛИ 26 в буферную память, На регистре 4 происходит преобразованиепараллельной информации в последовательную синхронно с положительнымперепадом сигнала на выходе элемента 24, который формируется элементом И 27 и элемент 35 задержкииз отрицательного перепада синхроимпульса. Каждый восьмой синхроимпульс, устанавливающий счетчик 12 в нулевое состояние, формирует через элемент И 31 и 28 и элемент ИЛИ 25 высокий уровень сигнала на соответствующем входе регистра 4, разрешающего параллельный прием информации из буферной памяти в регистр 4 по положительнму фронту сигнала на выходе элемента ИЛИ 24.В режиме параллельного синхронного ввода данные из управляемого объекта заносятся на регистр 4 положительному фронту на выходе элемента ИЛИ 24, сформированного через элемент И 30,Отрицательный фронт синхроимпульса через элементы И 30, 32 и элемент 1 р ИЛИ 26 формирует на входе буфернойпамяти 5 положительный перепад сиг"нала, по крторому данные из регистра 4 заносятся в буферную память.Прием информации в ЭВМ из буфернойпамяти 5 осуществляется по высокомууровню сигнала на выходе управляющего регистра 9, поступающего на первый вход элемента И 29.В режиме параллельного синхронного вывода данные из ЭВМ по этому же 2 ф сигналу управляющего регистра 9 заносятся в буферную память, а по отрицательному фронту этого сигналаданные заносятся на регистр 4, поскольку на выходе элемента ИЛИ 24 25 элементами И 20 и 34 формируетсяположительный перепад сигнала управления записью.В процессе работы блок 7 вираж - тывает сигнал прерывания ЭВМ при рр поступлении сигналов на один из входов 18 от управляемых объектов илис выхода элемента И 31. Дешифратор41 формирует управляющий сигнал разрешения работы по соответствующему З 5 коду адреса на своем входе и управляющем входе с выхода схемы 40 сравнения.. Таким образом, устройство обеспечивает обмен либо в параллельных кодах, либо в последовательных, что в 40 конечном счете позволяет сократитьаппаратные затраты вычислительнойсистемы.Формула изобретенияУстройство для сопряжения вычислительной машины с объектами управления, содержащее четыре регистра 5 у приема-передачи,.первые входы-выходы которых являются первой группойвходов-выходов устроства, два управляющих регистра, первые входыкоторых соединены с магистралью данных устройства и первым входом буферной памяти данных, счетчик синхроимпульсов и блок связи с вычислительной машиной, группа входов-выходов которого является второй группойвходов-выходов устройства, а первый 0 выход подключен ко вторым входамуправляющих регистров и буферной памяти данных, соединенной, входом-выходом со вторым входом-выходом четвертого регистра приема-передачи, 5 группа входов которого подключена кпервой группе выходов второго управляющего регистра, вторая группа выходов которого подключена к группевходов третьего регистра приема-передачи, первая и вторая группа выходов первого управляющего регистрасоединена соответственно с группамивходов первого и второго регистровприема-передачи, вторые вход-выходыкоторых и второй вход-выход третьего регистра приема-передачи, подключены к магистрали данных устройства, о т -л и ч а ю щ е е с я тем, что,с цельюрасширения функциональных возможностей устройства за счет обеспечениявозможности обмена параллельно-последовательными кодами,. в него введены блок прерывания, блок выбора адреса и блок формирования управляющих сигналов, причем первая и вторая группы входов блоков прерыванияявляются соответственно первой ивторой группами управляющих входовустройства, а выход - выходом устройства, группа входов блока выбораадреса является группой адресныхвходов устройства, группа выходовподключена к третьим входам управляющих регистров и буферной памятиданных, входам первого, второго итретьего регистров приема-передачии к первому входу четвертого регистра приема-передачи, а вход - ко второму выходу блока связи с вычислительной машиной, группа выходов второго управляющего регистра подключена к группе входов блока формирования управляющих сигналов и к первому входу счетчика синхроимпульсоввторым входом соединенного со входом синхроимпульсов устройства ипервым входом блока формированияуправляющих сигналов,первый и второй выходы которого подсоединенысоответственно ко второму и третьему входам четвертого регистра приема-передачи, третий и четвертые .выходы - соответственно к четвертомувходу буферной памяти данных и входу блока прерываний, а второй вход -к выходу счетчика синхроимпульсов,2. Устройство по п, 1, о т л и ч а ю щ е е с я тем, чт блок формирования управляющих сигналов содержит восемь элементов И, три элемента ИЛИ и элемент задержки, причем выход первого элемента И через элемент задержки соединен с первым входом первого элемента ИЛИ, первый вход - с первыми входами второго и третьего элементов И, второй вход с первыми входами четвертого и пятого элементов И и первым входом блока, а третий вход - с первыми входами 5 10 15 20 25 ЗО 35 ао а 5 50 55 60 шестого и седьмого элементов И и первым входом второго элемента ИЛИ, выход которого является вторым выходомблока, а второй вход подключен к выходу второго элемента И, вторым входом соединенного с четвертым выходом блока, вторЫм входом седьмогоэлемента И и выходом пятого элементаИ, второй вход которого является вторым входом блока, второй вход четвертого элемента И соединен с третьимвходом седьмого элемента И, выходомподключенного к первому входу третьего элемента ИЛИ, выход которогоявляется третьим выходом блока, второй вход соединен с выходом третьего и первым входом восьмого элементов И, а третий вход - с выходом шестого элемента И, второй вход которого подключен к выходу четвертогоэлемента И и второму входу первогоэлемента ИЛИ, третьим входом соединенного с выходом восьмого элементаИ, а выходом - с первым выходом блока, вторые входы третьего, восьмогочетвертого и первый , третий входыпервого элемента И являются входами из группы входов блока,3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок прерываний содержит два триггера, элемент ИЛИ и элемент И, причем первыйвход элемента И подключен к выходуэлемента ИЛИ, группа входов и входкоторого являются соответственно второй группой входов и входом блока,выход первого триггера является выходом блока, а первый вход подключенк выходу элемента И, вторым входомсоединенного с выходом второго триггера, первый и второй входы которогои второй вход первого триггера соединены с соответствующими входамипервой группы входов блока, третьивходы триггеров соединены с земляной шиной блока,4. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок выбора адреса содержит схему сравнения и дешифратор адреса, первыевходы которых соединены с группойвходов блока, второй вход схемы сравнения является входом блока, а выход соединен со вторым входом дешифратора, группа выходов которогоявляется группой выходов блока.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 49757 б, кл. 6 Об Р 3/04, 1973.2. Тарроу и др. Суперкомпонент:компьютер на одной плате с программируемым интерферейсами ввода-вывода. - "Электроника", 1976, 9 3, прототип)."Ъе 798784 Тираж 756 Подписное ВНИИПИ Государствейного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5