Однородная вычислительная среда
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 618738
Автор: Егоров
Текст
(51) М, Кл. С 06 Р 7/00 с присоединением заявкиГосударственный кометеСааота Мкнкстроа СССРоо делам изобретенкйи открытий 23) Приоритет43) Опубликовано 05,08.786 юллетень Ме 2945) Дата опубликования описания 30.06.78 81. 325 088 8) 72) Автор изобретения горов Московский ориена Трудового Красного инженерно-строительный институт имени амени) Заявител бышева 54) ОДНОРОДНАЯ ВЫЧИСЛИТЕЛЬНАЯ СРГДА Изобретение относится к области вычислительной техники и может быть использовано при построении параллельныхпроцессоров.Известна однородная вычислительнаясреда и, содержащая элементыобъединенные в матрицу. Каждый элемент матрицы содержит логические схемы И, ИЛИ, "Запрет, триггеры и элемент с переменнэй структурой настройки, возбуждающие и настроечные входыкоторого соединены соответственно слогическими, возбуждающими и настроечными входами элемента вычислительнойсреды,Недостатком устройства является необходимость затрат большого количества оборудования при его реализации,Наиболее близким к изобретению потехнической сущности и достигаемомуположительному результату являетсяоднородная вычислительная среда 121,содержащая матрицу тп х и ячеек, юблоков пресбразования информации, ттблоков управления режимом, центральный блок управления. Первые выходыи первые входы ячеек 1 -го (1 - ,.тт ) столбца матрицы соединеныс 1-й (1=1, . , 1 ъ ) шиной разрешения записи. Второй и третий входыячеек 1-го ( 1=1 Гп )столбца матрицы соединены с т -й( т = 1 ич ) шиной опроса, Четвертые входы и вторые выходы ячеек-й ( з = ",, И ) строки матрицы соединены с-й (ф 1, , т 1 )шиной обмена. Пятый и шестой входыячеек -й ( 1 а 1, , тт ) строки матрицы соединены соответственнос 1-й ( 1 , ", л ) шиной вводаи с -й ( 1= т,и ) шиной записи. Первый вход и выход т -го( 1 = , ., щ ) блока управления режимом соединены соответственно с 1 -йшиной разрешения записи и с-й шиной спроса. Информационный вход, первый и второй выходы т: гэ ( = 1, Л )блока преобразования информациисоединены соответственно с- й ши ной обмена, с -й шиной ввода и с618738 Эй шиной записи. Первый и второйвыходы К - й группы выходов ( К =1 ,щ) центрального блока управлениясоецинены соответственно со вторым итретьим входами 1- го (г -", щ )блока управления режимом. Первый,второй и третий выходы К - й (К = 1 ггф 1,1 гг + и ) группы выходов центрального блока управления соединены соответственно с первым, вторым и третьимвходами 5 - го ( 1 " Л ", 1 г ) блокапреобразования информации.Недостатком такой однородной вычислительной среды является необходимостьзатрат большого количества оборудования, что обуславливает ее сложность,Цель изобретения - упрощение вычис 15лительной среды,Поставленная цель достигается тем,что третий выход К - й ( К = 1, ", югруппы выходов центрального блока управ 2ления соединен с четвертым входом1 - го ( 1 = 1, , й ) блока управления режимом, а четвертый, пятый, шестой,седьмой выходы К - й ( К = йг + 1, ", Он и)группы выходов центрального блока управ 2ления соединены соответственно с четвертым, пятым, шестым и седьмым входами- го ( 3 = Л, , и ) блока преобразования информации.Поставленная цель достигается такжетем, что каждая ячейка содеркит ,триггер, первый и второй входные элементыИ, первый и второй выходные элементыИ. Единичный и нулевой выходы триггера соединены с первыми входами соот 35ветс венно первого и второго выхопныхэлементов И. Первые входы первого ивторого входных элементов И соединенысоответственно с первым и вторым вхоцами ячейки а выходы - соответствен 40но с едини ным и нулевым вхопами триггера, Вторые входы первого и второговходных элементов И соединены соответственно с пятым и шестым входами ячейки, Вторые входы первого и второго выходных элементов И соединены соответственно с четвертым и третьим входамиячейки, а выходы - соответственно, с первым и вторым выходами ячейки.Поставленная цель достигается такжетем, что каждый блок преобразования информации содержит регистр сдвига, многофункциональный логический узел, разделительный и переключательный элементы,первый и второй элементы И, первый ивторой элементы ИЛИ, элемент НЕ. Первый вход регистра сдвига соединен с ин.формационным входом блока, с первымвходом переключательного элемента и через разделительный элемент с четвертым входом блока. Второй вход регистра сдвига, первый и второй управляющие входы многофункционального логического узла соединены соответственно с третьим пятым и шестым входами блока, Разряд ные выходы регистра сдвига соединены с информационными входами многофункционального логического узла, выход которого соединен с первым входом второго элемента И и через элемент НЕ - с первым входом первого элемента И. Вьгходы первого и второго элементов И через первый и второй элементы ИЛИ соответственно соединены с перв.лм и вторым выходами блока, Вторые входы первого и второго элементов ИЛИ соединены с первым входом блока, второй и седьмой входы блока соединены соответ ственно со вторыми входами первого, второго элементов И и со вторым входом переключательного элемента, выход ко. орого соединен с земляной шиной блока.Поставленная цель достигается также тем, что каждый блок управления режимом содержит элемент ИЛИЕ, элемент ИЛИ, разделительный и переключательный элементы. Первый вход блока соединен с первыми входами переключатель ного. элемента и элемента ИЛИ-НЕ и через разделительный элемент с первым входом элемента ИЛИ, второй вход и вью ход которого соединены соответственно с выходом элемента ИЛИ-НЕ и выходом блока, Второй, третий и четвертый входы блока соединены соответственно с первым входом элемента ИЛИ, со вторыми входами элемент ИЛИ-НЕ и переключательного элемента, выход которого соединен с земляной шиной блока.На Фиг, 1 представлена структурная схема вычислительной среды; на фиг,2структурная схема элемента вычислительной срепы; на фиг. 3 - структурная схема блока преобразования информации; на фиг. 4 - структурная схема блока управления режимом.Однородная вычислительная среда содержит ячейки г,г - 1 пг с выходом 2, входами 3-8 и выходом 9, блоки 10- 10 г преобразования информации со входами 11-1 8 и выходами 1 9, 20, блоки 21 - . 21 г управления режимом со вхопами 22-25 и выходом 26, центральный блок 27 управления с первсй группой выходов 28, с л - й группой выходов 29, с ( п+1 ) йгруппой выходов 30 и с ( гг + г ) -й группой выхоцов 31, шины 32 - 32 оазрешения записи, шины ЗЗ - 33(фиг,3)содержит разделительный элемент 42, регистр сдвига 43, переключающий элемент 44, многофункциональный логический узел 45, элементы И1 О46,47, элементы ИЛИ 48,49, элементНЕ 50.Блок управления режимом (фиг. 4)содержит переключательный элемент 51разделительный элемент 52, элементы1%ИЛИ 53, элемеьг ИЛИ-НЕ 54.Вычислительная среда работает сле 4дующим образом.Режим пересылок операндов,20Пересылки операндов осуществляютсяпоследовательно. В каждом такте производится перепись содержимого определенных ячеек какой-либо одной, например- й, строки матрицы в ячейки любойдругой строки,Для этого на вход 1 1 блока 1 0и ",а входы 13 остальных ячеек подается иэ блока 27 единичный сигнал. В ре 1 эультате на шине 34 3 присутствуетединичный сигнал, а на остальных шинах34 - нулевые.При этом на шины 32 - 32 г посту 4пают инверсные значения содержимоготриггеров 39 - й строки, На входах23 - 25 присутствуют нулевые сигналы,поступающие из блоков 21 - 21 .ФТаким образом, сигнал с шин 3232 д после вторичной инверсии на элементе ИЛИ-НЕ 54 поступает с выхода26 блока 21, на шину 33, . Одно.временно на входы 12 блоков 10.й10 г (кроме блока 10) т,е. блокоь,управляющих строками матрицы, в которые должна производиться запись, подается единичный сигнал. Под его дейст-вием срабатывают входные элементы И40,41, и происходит запись считаннойинформации в триггеры 39 ячеек соответствующих строк матрицы. 50Если требуется считать содержимоеячейки не полностью, а частично, тоединичные сигналы подаются на входы23, 24 тех блоков 21 - 21, состояние столбцов которых должны остаться 55без изменений. При этом па соотве г"ствующих шинах 32 - 32, 33 - 33присутствуют нулевые сигналы, и входные элементы И 40,41, ячеек заперты. 6Режим обработки операндов.Обработка содержимого всех строксреды производится параллельно по единой микропрограмме. Обработка складывается иэ двух чередующихся операций:считывания и записи,При считывании на, входы 25 определенных с голбцов ячеек матрицы подаютсяединичные сигналы, а на выходы 11,12,13 и17 всех строк-нулевые. При этом в каждой строке содержимое триггеров 39ячеек через шины 34 - 34 гпоступает навходы 18 блоков 10 - 10 и в регистрсдвига 43, сдвиг которого осупесгвляется поц воздействием сигналов, подаваемых на вход 14. Й зависимости от комбинации сигналов, присутствувмцих навходах 15, 16 логического узла 45, последний реализирует требуемую функциюот переменных, передаваем,фх на его входы из регистра сдвига 43.При записи на входы 17 блоков 10- 10 щ подается единичный сигнал, и свыхода узла 45 полученный результатпоступает беэ инверсии на шину 35 ис инверсией на шину 36Одновременно на входы 25 тех блоков 21 - 21 на управляемые которыми столбцы ячеек должен быть записанполученный результат, подается единичный сигнал. При этом на входах 25 остальных блоков 21 - 21 присугствуютнулевые сигналы, а на входах 23 к 24этих блоков - единичные, поэтому полученные результаты не записываютск иячейки соответствующих столбцов,В качестве примера рассмотрим наиболее часто встречающуюся операциюпри арифметической обработке операндовпоразрядное суммирование, от продолжительности которого очень сильно зависит общее время вычисленрй, В вычислительной среде суммирование двух разрядов пары чисел происходит за пять тактов:в 1 такте - считывание 1 -го разряда первого числа;во 2 такте- считывание 1 - го разряда второго числа;в 3 такте - считывание переноса от сложения ( 1 - 1) - ых разрядов:,в 4 такте - запись суммы;в 5 такте - запись переноса.Можно показать, что изобретение позволяет реализовать любой конечный алгоритм обработки переменных, содержащихся в ячейках строки, если набор функций, реализуемых многофункциональным логическим узлом 45, гнлк 1 чает в себя хотя бы одну функцию минимального функционально полного базиса:, например функцию ИЛИ - НЕ (И-НЕ), В этом случае; отрока матрицы может выполнять функции произвольного конечного автома- та с Р внешними Входами, ф внутренними состояниями и Г внешними выходами, у которого где И - число ячеек 1 - 1 пв44строке матрицы. 10 20 25 30 40 45 50 55 а Формула изобретений1. Однородная вычислительная средь,содержащая матрицу т х и ячеек, иблоков преобразования информации, 1 блоков управления режимом и центральный блок управления, причем первые выходыи первые входы ячеек 1 -го (1 =1.ОЗ)столбца матрицы соединены с-й (4 =, гл ) шиной разрешения записи, второй и третий входы ячеек 1 - го ( 1 = , , т ) столб ца матрицы соединены с- й ( 1 = 1 "т ) шиной опроса, четвертые входы и вторые выходы ячеек- й (., П ) строки матрьшью соединены с- й ( 3 =" и ) строки матрицы соединены с 4 - й ( 1 = /и )шиной обмена, пятый и шестой входыячеек 0 - и ( 0 =., й ) строки матрицы соепинены соответственно с- й ( 3 = 1, О ) шиной ввода и с- й (= 1О ) шиной запи-си, первый вход и выход 1 - го (1=) блока управления режимом соедцгецы соответственно с 1 - й шинойр:зрешения записи и с 1 - й шиной.;проса, информационный вход, первый ивторой выходы- го (=п ) блока преобразования информации соеди иены соответственно с-й шиной обмена, с-й шиной ввода,и с 1 -й шиной записи, первый, второй выходы К-й группы выходов ( К, ю ) центрального блока управления соединены соответственно со вторым и третьим входами 1 - го ( 1 = 4.) блока управления режимом, первый, второй, третий выходы К - й ( К = и +4,. и + и ) группы выходов центрального блока управления соединены соответственно с первым, вторым и третьим входами 4- го (3=и ) блока преобразования информации, о т л и ч а ю щ а я с я тем, что,с целью упрощения среды, третий выход К - й ( К= 1,, т 1 ) группы выходов центрального блока управления соединен с ,четвертым входом- го ( 1= 1, т ) блока управления режимом, а четвертый, пятый, шестой и седьмой выходы К - й ( К = в+4 о+и ) группы выходов центрального блока управления соединены соответственно с четвертым, пятым, шестым и седьмым Входами 4 -го (= , , й ) блока преобразования информации.2, Вычислительная среда по п.1, о тл и ч а ю ш а я с я тем, что каждая ячейка содержит триггер, первой и второй вхопные элементы И, первый и второй выходные элементы И, причем. единичный и нулевой выходы триггера соединены с первыми входами соответственно первого и второго выходных элементов И, первые входы первого и второго входных элементов И соединены соответственно с первым и вторым входамиячейки, а выходы - соответственно сединичным и нулевым входами триггера,вторые входы первого и второго входных блементов И соединены соответственно: пятым и шестым входами ячейки, вторыевходы первого и второго выходных элементовИ соединены соответственно с четвертьми третьим входами ячейки, а Выходы -соответственно с первым и вторым выходами ячейки,3, Однородная узычислительцая среда по п 1, о т л и ч а ю щ а я с ятем, что каждый блок преобразованияинформации содержит регистр сдвига,многофункциональный логический узел,разделительный и переключающий элементы, первый и второй элементы И, первый и второй элементы ИЛИ, элемент НЕ; причем первый вход регистра сдвига соединен с информационным входом блока, с первым входом переключающего элемента и через разделительный элемент с четвертым входом блока; второй вход регистра сдвига, первый и второй управляющие входы многофункционально го логического узла соединены соответственно с третьим, пятым и шестым входами блока, разрядные выходы регистра сдвига соединены с информационными входами многофункционального логического узла, выход которого соединен с первым входом второго элемента И и через элемент НЕ - с первым входом первого элемента И; выходы первого и второго элементов И через первый и второй элементы ИЛИ соответственно соединены с первым и вторым выходами блока, вторые входы первого и второго элементов ИЛИ соединецЫ с перВым ВхОДОм блока; второй и седьмой Входы блокасоединены соответственно со вторыми входами первого, второго элементов И и со вторым входом переключающего элемента, выход которого соединен с земляной шиной блока.4, Вычислительная среда по. п,1, отличающаяся тем,чтокаждый блок управления режимом содержит элемент ИЛИ-НЕ, элемент ИЛИ, разделительный и переключающий элемен ; причем первый вход блока соединен с первыми входами переключающего элемента и элемента ИЛИ-НЕ и через разделительный элемент - с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом элемента ИЧИ-НЕ и выходом блока; .второй, третий и четвертый входы блока соединены соответственно с первым входом элемента ИЛИ, со вторыми входами элемента ИЛИ-НЕ и переключающего элемента, выход которого соединен с земляной шиной блока.1Источники информации, принятые ео внимание при экспертизе: 1, Авторское свидетельство СССР % 259,474, кл. 606 Е 7/00, 1966,2, Трангишвили И, И и др, Однородные микроэлектронные ассоциативные процессоры. М., "Сов. радио, 1973, с, 11, рис. 11.г Рб Фиг.4 М Составитель И ХазоваТехред Э. ЧужихКорРектоР А. Гриценко Редактор Л. Утехина 61/40 ЦНИИП е филиал ППП Патент, г, Ужгород, ул. Проектная, 4 618738 б У Фиг. згг Тираж 826 арственного ко по делам изоб 035, Москва, Ж ПодписноеСовета Министров ССи открытийаущская наб., д. 4/В
СмотретьЗаявка
2018622, 25.04.1974
МОСКОВСКИЙ ОРДЕНА ТРУДОВОГО КРАСНОГО ЗНАМЕНИ ИНЖЕНЕРНО СТРОИТЕЛЬНЫЙ ИНСТИТУТ ИМ. В. В. КУЙБЫШЕВА
ЕГОРОВ ИГОРЬ ПЕТРОВИЧ
МПК / Метки
МПК: G06F 7/00
Метки: вычислительная, однородная, среда
Опубликовано: 05.08.1978
Код ссылки
<a href="https://patents.su/6-618738-odnorodnaya-vychislitelnaya-sreda.html" target="_blank" rel="follow" title="База патентов СССР">Однородная вычислительная среда</a>