Буферное запоминающее устроисгсо

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕйЬСТВУ Сока Ссветсккх Социалистических Республик.1 ПК 6 11 с 9,00У 1 К 681.327 Л)(988.8) Комитет оо деламизобретений и открытиври Совете МинистровСССР Опубликовано 19,Х 1,1970. Бюллетень М 35Дата опубликования описания 1.11.1971. Рыбаченков А. Суббота Заявитель 11 но-исследОВательский центр электроннОЙ вычиситсльной 1 схник ЬУФЕРНОЕ ЗЛПОМ 1111 АИЩЕЕ УС 1 РО 1).,1;:О облдс Изооретснис относится к тп запо)пняОщих устройся.Известны буферные запоминающие устройства, содержащие магазин команд, регистры, счетчики, схемы сравнения, вентили, схемы Б ИЛИ, линии задержки, триггеры, шины передачи информаци. Недостатком известных устройств является болыпой объем оборуд- Вания для Обработки запросов и и:; посылки в оперативную память, недостаточная гиб кость в разрешен;и конфликтов из-зд отсутствия дшамического приоритета, что приводит к простоям вычислителей системы.Цель изобретения - увеличить быстродействие системы, уменьшить оборудование, обес печивающсе непрерывность обработки информации в вычислителях системы и увелипп гибкость системы за счет использования динамического приоритета.Достигается это тем, что предлагаемое бу ферное за помп)1 ающее устройстВО содсржит магазин операндов, схемы сравнения содержимого регистров магазина команд с содержимым регистров готовности блоков оперативной памяти, первые триггеры запоминания уровня, вентили выдачи старшей зоны адреса команды из регистров магазина команд, схему анализа признака адреса, схехы сравнения содержимого регистров магазина операндов с содержимым регистра готовности бло КОВ ОПСГ)11 ПВ 1,)П П:1 МЯП, ВТОЫС ГРП 1 ГС)Ы 31- подпили:151 у )Овпя, Всптилп Выд 1 П с Г 1 р 1)1 х разрядов лдрссд опсрдн;я регпсгры д;ндм:1- 1 е с 1. 0 0.л к .". и м л, В 10 Г 0 и р и 0 р и 1 е Г 1с ч етч 1 к ядеса хЛгаз:По Вентили злппсп содсржпмого счетчика ддрссд в рсгисгры мдглзнп. комапд, схем 1 срлвпсния содсрж 1)О 0 счс. икд ядресл с содекпм) )1 ст 1)01 )л лз, - пл кОмлпд, Всптли за пи.и сО,с 1 кпмОГ) информационного р Гпрл В регсг) магд:пд 1"Омлнд, спт.1 .Липеи сд,с 1 кп)1 ОГО сст- л Л 1Р С С 1 М 11 Г 1 3 1д В В Р С ГС ГМ 11111 ОПСРПДОВ, СХС) СРЛВНСПП 51 СОДСРЖ)ОГ счстчикл дд 1)сс)1 с содержи)ы) млГ)1 зиил Операндов, всГгпги здп;сп содср)спмог) ппформлцпопногд рсг;1 грд В регпст 1) мдгдзппл операндов, триггеры запретя сдпгд мдглзинов команд и Опера дВ, прпчс) псрв 1 с Вхо;1: схем сравнения ОдержимоО рсгпсгров м;гдзипя команд пОдк 1 к)сп 1 срез сх)1 111К ГХОДМ РСГПС 1",)1 ГОТОВПСТ )ЛОКОВ ОПСП- ТПВПО Пл) ЯП, Л ВОРС В.ОД СХС;1 С)ЛПС- пня к рсгп тплЛ пп 1 1,1 д и )1 Г,1 зина операндов соогвегстзснно, выхды указанных с .см срВ 1 спп 51 подсосдппеп ко Вхддам первых и зто)ых триггеров запоминапя уровня, Выходы кГОрь 1 х СВязлнь с перВыми входами вснт лс 1 выдачи старших разрядов адреса команд и операндов, а Вгорые входы Вентилей соединены с рсгпстрлмп млгдзппд5 10 15 команд и магазпча операндов; первый вход схемы анализа признака адреса соединен с К-ым регистром магазина команд, а ее второй вход - с 5-1.1 м регистром магазина операндов, а ее ьыхэд соединен со входом всптил я В ы д я ч и с О д е р ж .1 м О Г О р е Г и с тр я м я и с и м 11 л ьного приоритета и со входом вентиля выдачи содержимого рсг;стра динамического приоритета; выход счетчика адреса магазинов через вентиль соединен с первыми входами вентилей записи содержимого счетчика адреса в регистры магазина команд, вторые входы вентилей связаны с выходами первых триггеров запоминания уров 1, выходы указанных вентилей подключены к регистрам магазина команд; схемы сравнения содержимого счетчика адреса связаны со счетчиком адреса и с регистрами магаз)гна команд, выходы указанных схем сравнения подключены к первым входам вентилей записи содержимого информационного рег;стра в регистр магазина команд, вторые входы вентилей связаны с информационным регпсгром; выход счетчика адреса магазинов через вентиль соединен с перВыми Входя ми вентилей записи содернсимо 1 о счетика адрес 1 в регистры мяГязина оперяпдов, вторые входы вентилей связаны с выходами вторых триггеров запоминания уровня, выходы указаи)ых вентилей - с регистрами магазина операндов, схемы сравнения содержимого счстч;1 кл адреса связаны со счетчиком адреса и с регистрами мягзимя Операндов, выходы указанных схем сравнения подключены к первыъ входам вентилей записи содержимого информационного регистра в регистр магазина операндов, вторые входы вентилей связаны с информационным регисгром.На фиг. 1 представлена функциональная схема части предлагаемого устройства, реализующей формрованис и посылку запросов в оперативную память, анализ информации о готовности блоков памяти к обслуживанию зяпрОсОВ и выдачу спячяля старшей, я зятем младшей зоны адреса команды пли операнда; на фиг. 2 - функциональная схема части предлагяемОГО )стройст Вя, реализу ющяя ра определение информации, поступающей,из блоков памяти по магазинам команд и операндов.Общими узлами для фиг. 1 и фпг. 2 являются магазин 1,команд и магазин 2 операндов.Вычислитсльняя спсч емя содерж 11 т некоторое количество вычислителей и блоков оперативной памяти, работающих по принципу расслоения. Каждый из вычислителей может обращаться к любому пз блоков памяти по системе шин, связывающих 1 вычислитель со всеми блоками. НЯ Гало обращст)1 я вычислителя к блоку памяти заключается в посылке старшей зоны слова обращения к блоку, представляющей собой и =1 од.Р младших,разрядов адреса, где Р - количество блоков памяти в системе. Одновременно посылается динл 20 25 30 35 40 45 50 55 60 65 ъи 1 ескпЙ прио,)итст дянпОГО Вычислителя, Зяпросы, поступившие от разных Вычислителей к некоторому блоку памяти, анализируются приоритетной схемойкоторая организует очередь запросов в соответствии с пх динамическими прпоритетзмп и вырабатывает раопрсдсленпыс во времени сип 1 алы готовности от блоков;1 амяти з зидс ц младших разрядов запроса. После анализа информации готовности в вы:шслителс предлагаемое устройство выдает оставшуюся часть адреса в выбранный блок памяти, который через время, определяемое циклом обращения к блоку памяти, посылает в вычпс:иТель соответствующую информацию, которая помещается в определенный реп)стр магазинов предлагаемого устройства. Предлагаемое устройство содержит магазин 1 команд, магазин 2 операндов, схемы 3 сравнения содср)кимого регистров магазина команд с содержимым регистра 4 готовности блоков оператнв:1 ой памяти, триггеры 5 заломпанин уровня, вентили 6 выдачи старших разрядов адреса команды из регистров магазина команд, схему 7 анализа признака адреса, схемы 8 сравения содериспмого регистров магазина Операндов с содержи)ы. регистра 4 готовности блоков оперативной памяти, триггер я 9 за:оминлпия уровня, Вентили 10 выдачи стярш 1 х рязрядОВ адреса Операнда, реГП. стры 11 и 12,дшглмичсского,и максимального приоритетов соответственно, счетчик 13 адреса магазинов, вснгили 14 записи содержимого счстч и к 1 ядре я В реп стры м яГязиня команд, схемы 16 сравнения содержимого счетчика адреса с содер)квЫм регистров магазина ,команд, вентили 16 записи содержимого информациопного регистра в регистр магазина 1 команд, вентили 17 записи содержимого счстчпкя адреса мяГязппОВ В рсГистрь мяГЯ- зина 2 операндов, схемы 18 сравнения содержимого сст икл 1) адреса с содер)кпмым мяглз)шл 2 операндов, вентили 19 записи содержимого пнформацпспного регистра 20 в регистр магазина 2 о:1 ерапдов, триггеры 21 запрета сдвига магазинов команд и операндов с шиной 22 запрета сдвига. Магазин 1 команд нредпазначен для хранения команд и адресов чех команд, выборка которых из памяти невозможна пз-за )лнфликтов в блоках памяти, Сдвиг магазина вверх осуществляется асинхронно по злвершсипк) очередной операции в вычислителе. Выборка команды для ее обработки Вь)1 пслптслсм производится из регистра 23 магазина. В регистре 23 могут находиться только команды, а не адреса команд, тлк кяк глубина нижней части магазина выбирается из соображений разрешения кон- (1)лпкта в пляти к Оменту поступления информации в регистр 23. В промежутке между двумя сдш 1 глмп в магазине команд происходит два обращения; обращение за командой и зл операндом, сслп требуется выборка операнда.5Частота заполнения мягязцца 1 команд ц магазина 2 операндов может з отдельные моменты времени существенно превышать частоту ооращешш к памяти из-за асинхронцости разрешения конфликтов в отдельных блока памяти. После разрешения конфликта адресная информация в магазине 1 команд заменяется командой,Аналогично работает магазин 2 операндоз, который предназчачен для хранения операндов и адресов тех операндов, выборка которызядеригшвяется цз-за конфликтов в блоках памяти,Выборка ялрсса операнлов происходит из регистра 21 магазина 1,команд. Регистр 24 ранит только команды, а не адреса команд, что обссцсчцвясгся выоором глубины нижней части магазина команд,Глубина магазина 2 операндов меньше глубины магазина 1 команд и равна разнице в уровня регистров 23 и 24.За счет наличия в вычислителя оперативнырегистров, це показаннына фиг. 1 и предназначенных для хранения промежуточных результатов вычислений, частота обращений за операндами будет существенно меньше, чем частота обращения за командами, что объясняет разницу в глубинах магазина команд и магазина операндов.Таким образом, при выборке очередной команды для ее обработки вычислителем соответствующий операнд выбирается или из одного из оперативных регистров или из верхнего регистра магазина операндов,Сема 7 анализирует наличие алресной иц. формации в реги трах 25 и 2 б, соотвегствуюгцих предельно допустимому уровню продвижения адреса в магазинах 1 и 2. Если адресная иаформяцця окажется выше уровня регистра 25 пли 25 и не будут приняты специальные меры по ускорению разрешения,конфликтов прц обраще ши к памяти, то имеется большая вероятность того, что эта адресная ицформация продвццсгся и до уровня 24,или 2 б соответственно, что приведет к блокировке процесса вычисления. В предлагаемой системе задачам, решаемым в вычислителях, присваивается некоторый приоритет в зависимости от степени их важности. Указанный приоритет позволяет организовать оптимальную загрузку вычислительной системы: в первую очередь решаются задачи с высшим приоритетом. Кроме этого, в процессе работы вычислительной системы приоритет определяет порядок доступа вычислителей к блокам памяти. Такая организация доступа;к блокам памяти не является достаточно гибкой: возможны ситуации, когда вычислитель, решающий задачу с малым приоритетом, оказывается блокированным, так как во всех блоках памяти конфликты при обращениях к ним разрешаются в пользу вычислителей, имеющих более высокие приоритеты. 5 10 15 20 25 30 ог -.) 40 45 50 55 60 65 В предлагаемом устройстве для увеличения гибкости системы вводится динамический приоритет.Динамический приоритет равен вышеопределенному приоритету прп отсутствии,критической ситуацви, могущей привести к блокировке вычислителя, п равен максимальному значентпо этого приоритета при возникновении такой ситуации.При срабатывании ссма 7, сигнализирующая о возникновении критической ситуации (наличие алресной информации в регистра 25 или 2 б магазинов 1 п 2), формирует признак критической сит агцш ца шине 27, взволящий тригг:р 28. Код динамического приоритета ра:штся в регистре 11, а максимально возможное значение этого кода хранится в регистре 12. Триггер 28 управляет выдачей регистров 11 или 12 через схемы совпадения 29 и 30 соответственно в блоки памяти по пцн;с 31. Таким образом. прц возникновении критической ст туации приоритет, раняп;ийся в приопптетпы семах блоков пямя ц ц соответ та сющцй ц, ловлетворсццым запросам данного вычислителя, заменяется на мяксимальныи ня время ликвиляцтш критической с: туацци. Признак критической ситуации на шине 27 сораияется ца это время.Рассмотрим работу предлагаемого устройства. Счет адресов команд ведет счетчик 32, Как у:ке поминалось, обращение к памяти за командой начинается с посылки старшец зоны 33 адреса команлы (младшие разряды адреса) в блок памяти. Ня систему наложено ограничение, заключающееся в том, что запрещается посыля запроса со стороны вычислителя к блок 1 памяти, 1 жс зянятомх его обслживянием. Г 1 оэтом, перел посылкой стяршец зонги 33 адреса команды производится ее сравнение со сгяршимп зопямц всеадресов, ряиящися в магазина 1 и . Спиросигцял,Э 1осылаемый по и.,пге 34, открызаст тиль 35, и зона 33 поступает через схемы 36 ц 37 И.7 И на семы 3 и 8 сравнения. Выоды сем 3 срагиения обьедииецы семой 38 И 7 И, я выоды сем 8 сравнения объединены схемой 39 И,7 И. Выолы сем 38 и 39 связаны со ссмой 40 совпадения шинами 41 и 42. Отсутствие сигналов сравнения на шина 41 и 42 приводит к выработке упразляющего сигнала вь.дачи ца шине 43, вслелствие чего при иоступлеииц сицропмпульса по шине 44 семя -15,совпадения срабатывает, и старшая зона 33 команды выдается через вентиль 4 б ца пину 47, связанную с блокамц памяти, Одновременно сигнал ца шине 48 открывает вентиль 49, и содержимое счетчика 32 команд переписывается в нижний регистр 50 магазина команд.Аналогично происходит формирование сигнала обращения за операндом. Отметим, что за промежуток времени между двумя сдвигами магазинов 1 и 2 происходит одно обращение за команлой и одно обращение за операндом. Сдвиг магазинов 1 и 2 производится5101520 лсицроццо по здвершспию обработки очередцой команды в Вычислителе.С регистра 24 магазипа 1 старшая зона адреса оперлцдя (млад 1 дие разряды адреса) выдастся через Вентиль 51 црц цаличии сццроцмпульсл цл цпкие 52 ца схемы 36 и 37 ИЛ ц далее цл схемы 3 и 8 сравцецця. Отсутствие сцгцллов сравцецця ца шипа 41 ц 42 приводит к 1 гырдботке упрлвля 1 ощего сигцяля выдачи по цдцце 43, вследствие чего при поступлении сшьхро:1 мпульса по шине 53 семд 54 совпллецця срлблтываст, ц старшля зоил 55 адреса операцдл выдается через Всцтц 1 ь 56, црцчем зо 11 д 55 поступает ця Ве 11- тцль 56 по шипе 57.Очцовремеццо сцгцдл по шине 58 открывает вентиль 59, Вследствие чего цолцый адрес операнда передается цз регистра 24 мдгдзина 1 команд В ц 11 жццй регистр 60 магазцч 1 л операндов.1(як црц обращеццц за командой, тлк и прц обращеццц зд очерапдом сигцдл по шине 43 открывает ве 1 гтц.чц 29 и 30 в зависимости от состояния триггера 28, Гсли сигналы запросов и памятц посылаются цз вычислителя через оцределеццые интервалы времени с частотой пе выше лвух запросов на одпу операцию в вы 1 ислцтеле, то сцпцалы готовности пз блоков памяти могут приходить со значительно оольшей частотой, определяемой приоритетной семой блока памяти.Млксцмлльцая частота посы,поп сцгцлло:1 готовности опр"леляется спосооцостью Вычислителя обработать этц сигналы. Сигнал готовцостц от цекоторого блока памяти приходит цо шине б( в виде старшей зоны адреса запроса и пост 1 плет ца регистр 4. Семл ИЛИ, связдш 1 ля со всеми рлзрядлмц регистра 4, ц дцфференццрующдя цспочкд, пе цоклзлццые цд рцсуцклх, с)ормцру 1 от сцгцлл цл 1 дцпе 62, который, цроодя через лцшцо 63 зллсрикц, открь 1 чяет Всцтцль 64 и одцовремеццо устяцлвл:шлет триггер 21 в единичное состояние. Триггер 21 запрещает сдвцг маглзццов 1 ц 2 ца время обработки сип 1 для готовности, Сброс триггера осуществляется прц помощи семы 65 задержки. Вецтиль 64 выдает стар 1 иу 1 о зо:о адреса из регистра 4 через схемы 36 ц 37 ИЛИ цд семы 3 и 8 сравнения, выоды которых соедицець 1 с триггерами 5 ц 9 запомиядцця уровня. При обнаружении соответствия содержимого регистра 4 старшей зоне адрссл, рдиящегося в одном из регистров магазцца 1 цлц 2, происходит установка в единицу соответствующего триггера 5 илц 9. Шццы бб - 70 связаны с выходами соответствующих триггеров 5, шипы 71 - 76 связаны с выодами соответствующих триггеров 9, При возтп 1 кцовецци сигнала по одной из ш 11 ц бб - 70 или 71 - 76 происходит выдача младшей зоны адреса (старших разрядов адреса) команды цли операцдд соответственно из магазинов ( 1 лц 2 и егцстры 77 или 78 соогветствеццо,25 30 о 5 40 45 50 55 60 65 8При поступлении сицхроимпульса 79 цд вентиль 80 содержимое, регистров 77 или 78 через схему 81 ИЛИ выдается ца шину 82, связанную с блоками памяти, Через время, определяемое временем выборки информации из памяти, ца информационный регистр 20 по шине 83 поступит команда или операнд. Одцовремецно с выдачей младшей зоны адреса по шине 82 производится запись содержимого счетчика 13 адреса магазинов в тот,регистр магазццов 1 или 2, из которого производилась выдача младшей зоны адреса. На вход счетчика 13 по шине 84 поступают синхросигцалы цз приоритетной схемы блоков памяти, це показаццой цд рисунках; таким образом, счетчик 13 измепяет сивое состояние с максимальцо допустимой частотой следования сигналов готовцостц из блоков оперативной памяти. Счетчик 13 считает по модулю " ",гдесиги. готовн. 1 выа. ив ив 1 яти - вРемЯ выбоРки инфоРмации из блока памяти, Т, , - минимальный период следования сигцалов готовности.Это приводит к тому, что содержимое счетчика 13 в момецт посылки младшей зоны адреса в память и содержимое счетчика 13 в момент поступлеция ца регистр 20 информации, соответствующей этому запросу, совпадаютт.Записывая содержимое счетчика 13 в момент посылки млллшей зоны адреса ца регистр, цз которого эта зона выдается, можно обеспечить однозначное распределение поступившей ца регистг 20 ицформациц в магазинах 1 цли 2 путем сравнения содержимого счетчика 13 с соответствующей зоной регистров мягазццов 1 ц 2 при поступлеции ицформаццц в рсгпсгр 20. Сццхроимпульс по шцце 85, вырабатываемый после завершения выдачи младшей зоцы адреса из регистров 77 цли 78, откр 1 З 1 вяет вецтиль 86 и выдает содеркимое счетчика (3 цд 1 схемь 1 14 и 17 совпадеция, вторые входы бб - 76 которых связаны с соответствующими триггерами 5 и 9 запомпцяция уровня. Таким образом, производится запись содержимого счетчика 13 в тот регистр магазинов 1 и 2, чз которого происходила выдача младшей зоны адреса. Сигнал с шины 79 поступает на л 1 шгпо 87 задержки с временем задержки, равным Твыб ивияият Поэтому выра. ботка ситцала ца шине 88 совпадает с моментом приема информации ца регистр 20. Сцгцал ца шине 88 открывает вецтцль 89, который передает содержимое счетчика 3 ца схемы 15 и 18 сравнения, выходы которых соедицецы с первыми входами соответствующих схем 16 и 19 совпадения. Вторые входы схем 16 и 19 подключечы к ицформаццоицому регистру 20. При обнаружении совпадения содержимого счет 1 цка 13 с соответствующей зо. цой одцого из регистров магазинов 1 или 2 производится запись содержимого регистра 20 через схемы 16 и 19 в соответствующий регистр магазинов 1 и 2. Сигнал ца шине 88устанавливает триггер 21 в единичное состояние. Этот триггер запрещает сдвиг магазинов 1 и 2 на время анализа и записи информации в магазины 1 и 2, Сброс триггера 21 производится сигналом по шине 88 через ;, нию 90 задержки,Предмет изобретени я Буферное запоминающее устройство, содержащее магазин кэханл, регистры, счетчики, схемы,сравнения, вентили, схемы ИЛИ, лпцит задержки, триггеры и шины передачи информации, отли аощееся тем, что, с цслью увеличения быстродействия системы, умеш- щения оборудования, обеспечивающего непрерывность обработки информации в вычислителях системы, увеличения гибкости системы за счет использования динамического приоритета оцо содержит магазин операндов, схемы сравнения содержимого регистров магазина команд с содержимым регистра готовности блоков оперативной памяти, первые триггеры запоминания уровня, вентили выдачи старших разрядов адреса команды из регистров магазина команд, схему анализа признака адреса, схемы сравнения содержимого регистров магазина операндоВ с содер 5 кихЫм регистра готовности блоков оперативной памяти, вторые триггеры запоминания уровня, вецтили выдачи старших разрядов адреса операнда, регистры динамического и максимального приоритета, счетчик адреса магазинов, вентили записи солержихОго счетчика адреса в регистры магазина команд, схемы сравнения содеркимого счетчика адреса с содержимым регистров магазина команд, вентили записи содер 5 кихОго информационного регистра в регистр магазина команд, вентили записи содеркимого счетчика адреса магазинов в регистры магазина операндов, схемы сравнения содерж 1 Мого счетчика адреса с содержимым магазина огеранлов, вентили записи содержимого;1 цформационцого,регистра в регистр магазина операндов, триггеры запрета сдвига магазинов команд и операндов, причем первые входы схем сравнения содержимого регистров магазина команд и операндов 10 15 го г 5 30 35 40 45 подключены через схемы ИЛИ к выходу регстра готовно.ти блоков оперативной памяти, а вторые входы схем сравнения - к регистрам магазина команд и магазина Операн, в соответственно, выходы указанных схем ср авнения полсоелинецы ко входам первых триггеров и вторых триггеров запоминания уровня, выходы которых связаны с первыми входами вентилей вылачц старших разрядов адреса команд ц операнлов, а вторые входы вентилей соелцнсцы с регистрами магазина команд ц мдГдзн 1 Операндов; перВый ВхОд схемы дпдлиза признака адреса соединен с К-м регцстроз Магазина коднд, а ес второй вход - с 5-м рестром магазина операндов, д се выход соединен со входом вентиля выдачи содержимого регистра максимального приоритета ц со входом ветиля выдачи содержимого регистра д ии 1 мического приоритета;,выход счетчика длр.сд магазинов через вентиль соелцце с первыми входами вентилей записи солерж 1 мОГО сетчкд адреса В реГцстры 5 магдзица,команд, вгорье входы вентилей связаны с выходамп перзьх триггеров зацоминаипя урозця, выхолы указанных вентилей подключсшя к регистрам магазина команд; схемы сравиешя содержимого счетчика адреса связаны со счетчиком адреса и с регистрами магазина команд, Выходы указанных схем сравнения подкл 1 о сны к первым входам вецтилеи записи содер 51 тцмОГО цнформационнОГО регистра в регистр магазина команд, вторые входы вентилей связаны с информационным регистром; выход счетчика алреса магазинов через вентиль соелнси с первыми входамц вентилей запчСи содержимого счетчика адреса В псгпстр мдгзина Операилов, вторые входы вентиля связань с выходами вторых триггеров здпомццдция уровня, выходы указанных цент:лей - с регистрами магд 1 инд Операндов, схеп сравнения содержи Ого счетчика длре:а связаны со счетчиком адреса и с регистрами магазина операндов, вы оды укдзаппых схе срявцеция ГОдклочены и пер. В 1,м входам вентилей записи содержимого информационного регистра в регистр магазица операндов, вторые полы вентилей связаны с информационным регистром.пографкя, пр, Сапунова, 2 зказ 395 г 15 Тираж 430ЦНИИПИ Комитета по дедам изобретении н открытий при СоМосква, Ж, Раушская набд. 4 у 5 Подписное е Министров СССР