Способ фазовой автоподстройки частоты управляемого генератора и устройство для его осуществления

(19) ся)5 Н 0 ИСАНИЕ ИЗОБРЕТЕНИ ое бюро ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(56) Авторское свидетельство СССРВ 1251281, кл. Н 03 О 13/00, от 22,02.85,(54) СПОСОБ фАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ УПРАВЛЯЕМОГО ГЕНЕРАТОРА И УСТРОЙСТВО ДЛЯ ЕГООСУЩЕСТВЛЕНИЯ(57) Использование: радиотехника, генерация сетки частот в приемно-передающей иконтрольно-измерительной аппаратуре,Сущность изобретения: способ фазовой автоподстройки частоты управляемого генератора заключается в том, что в момент окончания режима сравнения частот, когда разность фаз достигнет значений 0 или 2 л; осуществляется калиброванный фазовый сдвиг фазы эталонного сигнала, что и повышает быстродействие. Устройство фазовой автоподстройки содержит источник эталойного сигнала 1 ф активный пропорционально- интегрирующий фильтр 2, источник подстраиваемого сигнала 3 и частотно-фазовый дискриминатор 4, содержащий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, первый и второй О-триггеры 8 и 9, первый, второй и третий И-НЕ 10, 11 и 12 элемент ИЛИ 13, формирователь короткого импульса 14, первый и второй счетчики 15 и 16, статический регистр 17, блока запрет 18 и цифроанало-говый преобразователь 19. 3 ил.Изобретение относится к радиотехникеи может быть использовано для генерациисетки частот в приемопередающей и контрольно-измерительной аппаратуре.Цель изобретения - повышение быстродействия,Сущность способа фазовой автоподстройки частоты управляемого генератора будет понятна на примере устройства, егореализующего. 10На фиг. 1 приведена структурная электрическая схема устройства фазовой автоподстройки частоты управляемогогенератора, реализующего данный способ;на фиг. 2 а, б, в, г, д, е, ж, 3, и, к, л - 15временные диаграммы работы устройства;на фиг, 3 приведена структурная электрическая схема блока запрета.Устройство фазовой автоподстройки частоты содержит источник 1 эталонного сигнала, активныйпропорционально-интегрирующий фильтр2, источник 3 подстраиваемого сигнала, частотно-фазовый дискриминатор 4.Источник 3 подстраиваемого сигнала 25содержит управляемый генератор 5 и делитель частоты 6,Частотно-Фазовый дискриминатор 4 содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7,первый 0-триггер 8, второй.О-триггер 9, 30первый элемент И-НЕ 10, второй элементИ - НЕ 11, третий элемент И-НЕ 12, элементИЛИ 13, формирователь короткого импульса 14, первый счетчик 15, второй счетчик 16,статический регистр 17, блок запрета 18, 35цифроаналоговый преобразователь 19,Блок запрета 18 содержит (и) информационных каналов, состоящих каждый изпервого дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 20, дополнительного 40элемента И 21 и второго дополнительногоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22, а также инвертор 23.Устройство фазовой автоподстройки частоты работает следующим образом. 45Сигнал источника эталонного сигнала 1,поступает на тактовые входы первого счетчика 15 и второго счетчика 16 и вызываетизменение выходных кодов этих счетчиковпо пилообразному закону (соответственно 50фиг. 2 а, б) причем разность фаз этих сигналов составляет 180 о. Работа счетчиков сосдвигом фазы на 180 достигается за счетобнуления первого счетчика 15 в моментпоявления импульса на выходе знакового 55разряда второго счетчика 16 (фиг. 2 в).При появлении переднего фронта импульса знакового разряда второго счетчика 16 (фиг. 2 в), поступающего нэ вход формирователя короткого импульса 14, на его выходе формируется короткий импульс фронта, который, поступая на вход сброса первого счетчика 15, осуществляет установку его выходных разрядов в "0". Второй счетчик 16 работает в непрерывном режиме. Его выходной сигнал, изменяясь по пилообразному закону (фиг. 2 б) является опорным сигналом частотно-фазового дискриминато 1ра, Его частота акоп - . определяется. Топвыражениемэг. топ = -2 пгде 1 эг - частота источника эталонного сигнала;и - число разрядов второго счетчика.В режиме синхронизма при поступлении импульсов управляемого генератора 5 через управляемый кодом делитель частоты 6 на вход записи статического регистра 17 (фиг. 2 г) происходит запись в этот регистр выходного кода второго счетчика 16. При этом на информационных выходах статиче-ского регистра 17 формируется код сигнала ошибки (фиг. 2 д). Код сигнала ошибки с выходов статического регистра 17 поступает через открытый блок запрета 18 на соответствующие информационные входы цифроаналогового преобразователя 19, Знак кода сигнала ошибки с инверсного выхода знакового разряда статического регистра 17 через элемент ИЛИ 13 и третий элемент И-НЕ 12 поступает на второй вход блока запрета 18 и на знаковый вход цифроаналогового преобразователя 9, Код сигнала ошибки после преобразования в напряжение в цифроаналоговом преобразователе 19 через активный пропорционально-интегрирующий фильтр 2 воздействует нэ управляемый генератор 5, изменяя его частоту до тех пор, пока не установится разность фаз эталонного сигнала и сигнала управляемого генератора 5, прошедшего управляемый кодом делитель частоты 6 равной л. В установившемся режиме на выходе статического регистра 17 формируется нулевое значение кода сигнала ошибки. Нулевому значению кода сигнала ошибки соответствует нулевое значение напряжения на выходе цифроаналогового преобразователя 19, которое воздействуя через активный пропорционально-интегрирующий фильтр 2 на управляемый генератор 5 осуществляет удержание устройства фэзовой автоподстройки частоты в режиме синхронизма,Изменение кода управления И, делителя частоты 6 вызывает изменение частотыисточника подстраиваемого сигнала 1, Припереключении с одной частоты на другую1 п(например, когда акоп- ) разность фазй 1сигналов источника эталонного сигнала 1 5(фиг, 2 б) и источника подстраиваемого сигнала 3, (фиг, 2 г) убывает от цикла к циклу внаправлении от 2 л до О. Одновременнолинейно уменьшается от цикла к циклу величина кода сигнала ошибки на выходе статического регистра 17 (фиг, 2 д) иследовательно уменьшается в сторону отрицательных значений напряжения сигналаошибки на выходе цифроаналогового преобразователя 19. В момент времени 11 разность фаз опорного сигнала и источникаподстраиваемого сигнала скачком изменяется от 0 до 2 л. В этот момент переключается знаковый разряд статическогорегистра 17 из "0" в "1" (фиг. 2 е) и "1" с 20выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7(фиг. 2 ж) переписывается в первый 0-триггер 8, При срабатывании 0-триггера 8 включается режим сравнения частот, На прямомвыходе первого О-триггера 8 проявляется 25"1"(фиг. 2 з), а на инверсном выходе - "О".На выходе второго элемента И-НЕ 11 появится "1", которая поступая на второй входэлемента ИЛИ 13 блокирует цепь знаковогоразряда на период действия режима сравнения частот, Устройство переходит в режим сравнения частот со знаком "0",который формируется на выходе третьегоэлемента И - НЕ 12,Единичный уровень с выхода второго 35элемента И - НЕ 11 и нулевой уровень с выхода третьего элемента И - НЕ 12 поступаясоответственно на первый и второй управляющие входы блока запрета 18 (фиг, 3) формируют "0" на выходах всех его 40информационных разрядов.Нули всех информационных разрядовблока запрета 18 и нуль знакового разрядас выхода третьего элемента И-Н Е 12 поступая на соответствующие входы цифроаналогового преобразователя 19 формируют наего выходе максимальное отрицательноенапряжение, которое воздействуя на активный пропорционально-интегрирующийфильтр 2 вызывает линейное изменение его 50выходного напряжения. Под воздействиемлинейно изменяющегося выходного напряжения происходит перестройка частоты управляемого генератора 5 в сторонууменьшения частотной расстройки, что вызывает уменьшение скорости измененияразности фаз эталонного и подстраиваемого сигналов на интервале т,.лг (см. пунктирную линию на фиг. 2 д). В момент времени 2 возникает равенство частот опорного сигнала и подстраиваемого сигнала т.к. скорость измененияразности фаз указанных сигналов равна О.В момент времени тз, когда на выходеэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 - попрежнему "1", вновь происходит скачкообразное изменение разности фаз эталонногои подстраиваемого сигналов от 2 тг до О.Инверсный выход знакового разряда статического регистра 17 переключается из "0" в"1" (фиг. 2 и), срабатывает второй О-триггер9 и на его прямом выходе формируется "1"(фиг, 2 к), которая поступая одновременно с"1" первого О-триггера 8(фиг, 2 з) на выходыпервого элемента И - НЕ 10 вызывает появление на его выходе нулевого импульса (фиг.2 л). При появлении нулевого импульса навыходе первого элемента И - НЕ 10 происходит сброс обоих 0-триггеров 8 и 9 и записьвыходного кода первого счетчика 15 во второй счетчик 16 (фиг, 2 б), что вызывает сдвигфазы опорного сигнала на т Устройствопереходит из режима сравнения частот врежим сравнения фаз.Под воздействием импульсов источникаподстраиваемого сигнала 3, поступающихна вход записи статического регистра 17, навыходах последнего устанавливается нулевое значение кода сигнала ошибки, соответствующее середине характеристикичастотно-фазового дискриминатора 4, гдепроисходит захват сигнала устройством фазовой автоподстрой ки частоты.Аналогичным образом происходит переключение выходной частоты, когдапЬ- . В этом случае разность фаз эталонМгного и подстраиваемого сигналов возрастает от цикла к циклу в направлении от 0 до2 л, При скачкообразном изменении разности фаз эталонного и подстраиваемого сигналов от 2 л до 0 срабатывает второйО-триггер 9 за счет переключения инверсного выхода знакового разряда статическогорегистра 17 из "0" в "1". Устройство переходит в режим сравнения частот со знаком "1",который формируется на выходе третьегоэлемента И-НЕ 12,Единичные уровни с выходов второгоэлемента И - НЕ 11 и третьего элемента И -НЕ 12 поступая соответственно на первый ивторой управляющие входы блока запрета18 (фиг. 3) формируют "1" на выходах всехего информационных разрядов. Единичныеуровни информационных выходов блока запрета 19 и единичный уровень знаковогоразряда с выхода третьего элемента И-НЕ12 поступая на соответствующие входы1788576 цифроаналогового преобразователя 19 формируют на его выходе максимальное положительное напряжение, котороевоздействуя на управляемый генератор вызывает перестройку его частоты в сторонууменьшения частотной расстройки, Послеобратного скачка разности фаз эталонного .и подстраиваемого сигнала от 0 до 2 к срабатывает первый О-триггер 8, эа счет переключения прямого выхода знаковогоразряда статического регистра 17 из "0" в"1".Устройство переходит в режим сравнения фаз и захват сигнала также происходитв середине характеристики частотно-фазового дискриминатора,Изменение напряжения сигнала ошибки от максимального значения до нуля иизменение знака сигнала ошибки в момент .времени т 4 фиг. 2 д) в предлагаемом устройстве, вызывает мгновенное изменение направления перестройки частоты источникаподстраиваемого сигнала в сторойу заданного значения, что, по сравнению с известным устройством (штрих-пунктирная 2линия), сокращает время перехода источника подстраиваемого сигнала с одной частоты на другуюВ предлагаемом способе фазовой автоподстройки частоты управляемого генератора в момент выхода из режима сравнениячастот (в момент времени т 4, фиг. 2 д), когдаразность фаз достигает значений 0 или 2 л,осуществляется калиброванный фазовыйсдвиг фазы эталонного сигнала на л; Вэтом случае исключается начальная разность фаз эталонного и подстраиваемогосигналов, уменьшается выброс амплитудыфазовой ошибки,.что значительно сокращает длительность переходного процесса иповышает быстродействие устройств, реализованных таким способом.Использование изобретения позволяетуменьшить в 1,52 раза время переключения кольца фазовой автоподстройки частоты с одной частоты на другую. 10 15 регистра - с соответствующими входами20 блока запрета, кроме того, информацион 30 35 40 45 50 55 ф о р мула и зоб ретейи я 1. Способ фазовой автоподстройки частоты управляемого генератора, заключающийся в том, что формируют сигнал ошибки пропорционально разности фаз опорного сигнала и сигналауправляемого генератора по пилообразному закону, сигнал ошибки в момент скачкообразного изменения разности фаз на 2 й фиксируют до момента обратного скачка разности фаз, полученным сигналом ошибки после интегрирования управляют частотой генератора, о т л и ч а ю щи й с я тем, что, с целью повышения быстродействия, в момент обратного скачка разности фаз опорного сигнала и сигнала управляемого генератора сдвигают фазу опорного сигнала на л. 2, Устройство фазовой автоподстройки частоты, содержащее последовательно включенные источник эталонного сигнала и частотно-фазовый дискриминатор, включающий первый счетчик, статический регистр, блок запрета, элемент ИСКЛЮЧАЮЩЕЕ ИЛ первый и второй О-триггеры, элемент ИЛИ, первый, второй и третий элементы И - НЕ, причем информационные выходы первого счетчика соединены с соответствующими входами статического регистра, информационные выходы статического ный выход старшего разряда статического регистра соединен с первь 1 м входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход знакового разряда статического регистра соединен со счетным входом первого Отриггера,:инверсный выход знакового разряда статического регистра соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым входом элемента ИЛИ и со счетным входом второго О-триггеравыход . элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с информационными входами первого и второго О-триггеров, прямые выходы которых соединены с входами первого элемента И -НЕ, а инверсные выходы - с входами второго элемента И - НЕ, выход первого элемента И - НЕ соединен с входами сброса первого и второго О-триггеров, выход второго элемента И-НЕ соединен с вторым входом элемента ИЛИ и с первым управляющим входом блока запрета, выход элемента ИЛИ соединен с первым входом третьего элемента ИНЕ, второй вход которого подключен к инверсному выходу второго О-триггера, а также источник подстраиваемого сигнала,выход которого соединен с вторым входом частотно-фазового дискриминатора, о т л ич а ю щ е е с я тем, что, с.целью повышения быстродействия, в него введены активный пропорционально-интегрирующий фильтр, выход которого подключен к входу источника перестраиваемого сигнала, а в частотнофазовый дискриминатор введены второй счетчик, включенный между первым счетчиком и статическим регистром, причем тактовый вход второго счетчика соединен с тактовым входом первого счетчика, инверсный вход записи второго счетчика с выходом первого элемента И-НЕ, формирователь короткого импульса, включенный между ин 1788576формационным выходом старшего разряда второго счетчика и входом сброса первого счетчика, цифроаналоговый преобразователь, информационные входы которого сое-. динены с соответствующими выходами 5 блока запрета, знаковый вход цифроаналогового преобразователя соединен с вторым управляющим входом блока запрета и выходом третьего элемента И-НЕ, выход цифроаналогового преобразователя является 10 выходом частотно-фазового дискриминатора и подключен к входу активного пропор- ционально-интегрирующего фильтра, источник подстраиваемого сигнала выполнен в виде последовательно соединенных управляемого генератора, вход которого является входом источника подстраиваемого сигнала, и делителя частоты, выход которого является выходом источника подстраиваемого сигнала,. Заказ 76 Тираж Подписное ВНИИПИ ГосУдарственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/5