Устройство для обучения основам вычислительной техники

(5 ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР МИТЕТТКРЫТИЯМ ОБРЕТЕН ОПИСАН К АВТОРСКОМУ ЕТЕЛЬСТВУ н, С;Ф.Тюри 1(56) Авторское свидетельствоЬ 1005156, кл. 609 8 9(00, 1Устройство обработкиформации. Руководство к лабботйм./йод ред, АЕ.АмбросИ 77.Авторское свидетельствоМ 1394222, кл. 6 09 В 23/18,СССР 983.дискретной .инораторным раова, - Харьков,СССР 1988. 54) УСТРОЙСТВО ДЛЯ ОБУЧЕНИЯ ОСНОВАМ ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ (57) Изобретение относится к учебно-лабораторному оборудованию и может быть использовано в учебном процессе, а также при моделировании и отладке .дискретных устройств, построенных на интегральных микросхемах. Целью изобретения является расширение дидактических возможностей устройства и сокращение затрат времени на анализ дискретного автомата Устройство для обучения основам вычислительной техники содержит пульт 1 оператора, блок 2 предьявпения информации (внешних вход1714660 мата,ных сигналов), коммутатор 3, наборное поле 4, логические элементы 5 и блоки 6 памяти. Пульт 1 содержит генератор одиночных импульсов, генератор 8 (непрерывной последовательности импульсов), гейератор 9 (нуля), переключатель 10 рода работ, управляющую клавиатуру 11 и рвгистр 12, Логический зяемент 6 содержит коммутаторы 13, 14, логический.узел 1 и индикатор 16. Блок Изобретение относится к учебно-лабораторному Оборудеванию и может быть использовано в учебном процессе, а такжеври моделировании и отладке дискретныхустройств, построенных Йа интегральных 5микросхемах.Известно устройство для Обучвния основам вычислительной техники, содержащее пультоператора, счетчик, дешифраторраспределитель . импульсов, коммутатор:и 10сдвигающий регистр,Недостатком такого устройстм являют-.ся низкйе дидактическйе возможности, таккэк оно не позаоляет наглядйо исследоватьнерегулярные дискретные устройства. пол. учаемые в результате логического синтеза,Известна также модулйруащая установка, состоящая.йз генератора одиночныхимпульсов и гейератора непрерывной по-.следовательности импульсов пульта оператора, входного регистра. наборного поля,модулей логических элементов и элементовпамяти, а также индикаторов,Недостаком такого устройства являются низкие дидактические ВОэмОжнОсти эа 26счет. Отсутетэия индикаций последующих ипредыдущих состоянйй элементов памяти,Наиболее близким к изобретению является устройство для обучения основам вычислительной техники, содержащее пульт 30оператора; блок предъявления информации.элемент содержит два коммутатора, логический узел и индикатор, блок памяти содержит два коммутатора, элемент памяти, двэиндикатора и узел прогнозирования, который содержит инвертор, два элемента И иэлемент ИЛИ,Недостатком такого устройства являются низкие дидактические возможности, а 6 содержит коммутаторы 17, 18, элемент 19 памяти, индикаторы 2023, элемент 2 ИИЛИ 24 и блок 25 сравнения. Элемент 24 содержит инвертор 26, элементы И 27, 28 и элемент ИЛИ 29. Блок 25 содержит элемен- . ты НЕ 30, 31 и элементы И-НЕ 3237. Индикаторы 2023 конструктивно объединены в узел 38 йндикации. коммутаторы 3, 13, 14, 17, 18 объединены в наборном поле 4, 2 ил,также большие затраты времени на анализ синтезйровэнного дискретного автомата,Цель: изобретения - расширение дидактических возможностей и повышение быстродействия устройства с сокращением затрат времени на анализ дискретного автоПостаВленная цель достигается тем, что в устройство для обучения основам вычислительной техники, содержащее пульт Оператора, первый выход которого соединен с соответствующими входами блока предъявления информации и наборного поля, второй выход с соответствующим входом наборного поля, а выходы группы с соответ. ствующими входами группы блока предъявления информации и с соответствующими входами первой группы наборного поля, входы второй группы и выходы первой группы которого являются соответствующими входами и выходами устройства, элемент памяти. узел индикации и элемент 2 И-ИЛИ, причем выходы второй группц наборного поля соединены с соответствующими входами элемента памяти, единичный выход которого .соединен с первым входом узла индикации и с первым входом наборного ПОЛЯ, Э ИНВЕРСНЫЙ ВЫХОД ПОДКЛЮЧЕН К ВТО- рому входу наборного поля, выход элемента 2 И-ИЛИ соединен с вторым входом узла индйкэции и третьим входом наборного поля, с первый, второй, третий и четвертый входы соответственно с единичным и нулевым выходами и с 1- и К-.входами элемента памяти, введены два элемента НЕ и шесть элементов И-НЕ, причем входы первого и второго элементов НЕ соединены с 1- и К- входами. элемента памяти соответственно, первые входы первого и четвертого элементов И-НЕ соединены с 1- и К-входами элемента памяти соответственно, первые входы второго и третьего элементов И-НЕ соединены с единичным выходом элементапамяти, нулевой выход которого подключен,к вторым входам второго и четвертого элементов И-НЕ. выходы первого и второго15 20 30 35 40 45 50 55 элементов И-НЕ соединены с первым и вторым входами пятого элемента И-МЕ соответственно, а выходы третьего и четвертогоэлементов И-НЕ подключены к первому ивторомувходам шестого элемента И-НЕ соответственно, выходы пятого и шестого элементов И-НЕ соединены с третьим ичетвертым входами узла индикации соответственно.На фиг. 1 изображена функциональнаясхема предлагаемого устройства для обучения основам вычислительной техники; нафиг. 2 - граф автомата, по условиям задания которого описывается дискретное устройство, синтезированное обучаемым,Устройство для обучения основам вычислительной техники содержит пульт 1оператора, блок 2 предъявления информации (внешних входных сигналов), коммутатор 3, наборное поле 4 логическиеэлементы 5 и блоки 6 памяти,Пульт 1 содержит генератор 7 одиночных импульсов, генератор 8 непрерывнойпоследовательности импульсов, генератор9 нуля, переключатель 10 рода работ,.управляющую клавиатуру 11 и регистр 12,Логический элемент 5 содержит коммутаторы 13 и 14, логический узел 15 и индикатор 16.Блок 6 содержит коммутаторы 17 и 18,элемент 19 памяти, индикаторы 20-23; элемент 2 И-,ИЛИ 24 и блок 25 сравнения, Элемент 24 содержит инвертор 26, элементы И27 и 28 и элемент ИЛИ 29. Блок 25 содержитэлементы НЕ 30 и 31 и элементы И-НЕ 3237, Индикаторы 20 - 23 конструктивно объединены в узел 38 индикации. Коммутаторы3, 13, 14, 17 и 18 объединены в наборномполе 4.Пульт 1 оператора предназначен для.управления работой устройства и конструктивно выполнен в виде пластиковогокорпуса.Блок 2 предъявления информации предназначен для отображения только входныхсигналов и сигналов синхронизации; т.е,внешних входных сигналов моделируемых.конечных автоматов, и может быть выполнен, например, на светодиодах АЛС 102.Коммутатор 3 предназначен для коммутации входных сигналов и сигналов синхронизации и может быть выполнен, например,на контактах штепсельных разъемов.Наборное поле 4 предназначено дляразмещения и подачи питания на элементы5 и блоки 6 и может быть реализовано наконтактах штепсельных разъемов, к которым подключаются вилки блоков 5 и 6.Логические элементы 5 предназначеныдля размещения коммутаторов, логических узлов и индикаторов и конструктивно выполнены в виде пластикового корпуса, снабженного, кроме контактов входного и выходного полей, клеммами подачи питания, с помощью которых и производится установка их на наборное поле 4, имеющее специальные гнезда, На верхней крышке модуля изображено условно-графическое изображение микросхемы.Блоки 6 предназначены для размещения коммутаторов 17 и 18, элементов 19памяти, элемента 24, блока 25 и узла 38индикации и конструктивно выполнены аналогично логическим элементам 5. Генератор 7 предназначен для формирования одиночных импульсов и их подачи на элементы 19 и может быть реализован, например в виде кнопки без фиксации, подключенной к шине "-", а выходным контактом, - к входному контакту переключателя 10.Генератор 8 предназначен для формирования прямоугольных импульСов, амплитудой, равной напряжению логической "1" и может быть реализован, например, на микросхеме 155 ЛАЗ,Генератор 9 предназначен для установки элементов 19 по.входам в состояние, соответствующее коду первой строки таблицы переходов-выходов и может быть реализо-. ван на ограничительном резисторе, подсоединенном одним концом к шине "-", а другим к выходу пульта 1 оператора.Переключатель 10 предназначен для переключения режима проверки выполнения заданных условий работы синтезированного автомата с ручного на автоматический и обратно и может быть реализован, например, на микротумблере МХ 1.Управляющая клавиатура 11 предназначена для задания входного сигнала и представляет собой регистр кнопок с фиксацией,Регистр 12 предназначен для устранения дребезга контактов управляющей клавиатуры 11 и содержит:триггеры по числу разрядов управляющей клавиатуры 11. Коммутатор 13 предназначен для коммутации логических элементов при решении задачи логического синтеза дискретных устройств и может быть реализован, например, на гнездах штепсельных разъемов,Коммутатор 14 предназначен для коммутации выходов лоп 4 ческих узлов 15 при наборе функциональной схемы и может быть реализован, например, на гнездах штепсельных разъемов.Логический узел 15 предназначен для набора логического преобразователяисследуемого дискретного устройства, представляющего собой совокупндсть комбинационных бесконтактных дискретных элементов. Собранный логический преобразователь служит для управления элементами. памяти дискретного устройства .и формирования внешних выходных сигналов, Логический узел может быть реализован, например, на интегральных микросхемах 155 ЛА 1, 155 ЛА 2, 155 ЛАЗ, 155 ЛР 1, 155 ЛР 2 и др,Индикатор 16 предназначен для отображения выходного состояния каждого из узлов 15 и может быть реализован, например, на светодиодах АЛС 102,Коммутатор 17 предназначен для коммутации входов элементов 19 памяти при наборе разработанной функциональной схемы и может быть реализован, например, на гнездах штепсельных разъемов. 5 10 15 20 Коммутатор 18 предназначен для коммутации выходов текущего и прогнозируе-мого состояний элементов 19 памяти иможет быть реализован, например, на гнездах штепсельных. разъемов,Коммутаторы 3, 13, 14, 17 и 18 конструктивно могут быть выполнены в виде гнезд ивтырей штепсельных разъемов, например,, типа 12 РБ 60-А,В и проводов линии связи, к 30концам которых припаяны штыри.Элемент 19 предназначен для реализации разработанной функциональной схемы.В качестве элемента 19 можно испольэовать, например, К-триггер 155 ТВ 1. 35Индикатор 20 предназначен для отображения единичного состояния элементов39 памяти в текущем такте и может бытьреализован, например, на светодиодеАЛС 102, 40Индикатор 21 предназначен для отображения единичного состояния элементов19 памяти в прогнозируемом (следующем)такте и мвкет быть реализован,.например,на светодиоде АЛ С 102. 45Индикатор 22 предназначен для отображения единичного состояния элементов19 памятвв предыдущем такте и может бытьреализован, например, на светодиодеАЛС 102, 50Индикатор 23 предназначен для отображения нулевого состояния элементов 19памяти в предыдущем такте и может бытьреализован, например, на светодиодеАЛС 102. 55Элемент 2 И-ИЛИ 24 предназначен дляпрогнозирования состояния элементов 19.Блок 25 сравнения предназначен дляопределения состояния элементов 19 памяти в предыдущем такте. Узел 38 индикации конструктивно объединяет индикаторы 20-23, отображающиесостоянйя элемента 19 памяти в текущем,следующем и предыдущем тактах,Соединения осуществляются соединительными проводами, которые на фиг.1 непоказаны,Устройство для обучения основам вычислительной техники работает следующимобразом,Обычный режим работы.Обучаемый, решив задачу логическогосинтеза функциональной схемы по заданным условиям работы, набирает ее на наборном поле 4 с помощью соединительныхпроводов (не показаны), соединяющих коммутаторы 3, 13, 14, 17 и 18 в соответствии сполученной функциональной схемой,Для построения математической модели синтезированного автомата обучаемыйпри помощи генератора 9 нуля устанавливает элементы 19 по входам в состояние, соответствующее коду первой строки таблицыпереходов-выходов. Это состояние в двоичном коде отображается на индикаторах 20.Затем обучаемый подает входные сигналы при помощи управляющей клавиатуры11, при этом регистр 12 устраняет дребезгконтактов клавиатуры и воздействует черезблок 2, который отображает двоичный кодвходного сигнала на внешние входы автомата, подключенные к коммутагору 3, При этомэлементы 2 И-ИЛИ 24 воспринимают входные и выходные сигналы элементов 19, Инвертор 26 инвертирует сигнал с входаэлемента 19, элемент 27 производит операцию логического умножения над сигналами,поступающими с выхода инвертора 26 и выхода элемента 19, Элемент 28 производитоперацию логического умножения над сигналами элемента 19. Элемент 29 производит операцию логического сложеийясигналов, поступающих с выходов элементов 27 и 28.Реализованная функция принимаетзначение логического нуля в том случае, если элемент 19 в последующем такте установится в нулевое состояние, при этом ,индикатор 21 не горит, а значение логической единицы в противном случае, при этоминдикатор 21 горит. Поэтому, считывая информацию по индикаторам 21, обучаемыйполучает двоичиую информацию, отмечаемую в каждой клетке таблицы переходов-выходов без дополнительных операций,только путем изменения комбинации входных сигналов. Это позволяет получить математическую модель синтезированногоавтомата, во время построения которой обучаемый производит отладку автомата, используя дополнительно индикаторы 16, отображающие выходные состояния каждогоиз узлов 15, Затем производится проверкавыполнения заданных условий работы синтезировзнного автомата в синхронном ручном и автоматическом режимах, используя генератор 7 одиночных импульсов, генератор 8 и переключатель 10, подавая сигналы синхронизации на входы синхронизации элементов 19 памяти с коммутатора 3 10 Таким образом, работа предлагаемогоустройства происходит аналогично работеизвестного. Режим определения предыдущего состояния элементов памяти.Обучаемый, набрав на наборном поле 4 функциональную схему разработанного дискретного устройства и построив его математическую модель в соответствии с обычным режимом работы, подает входные 20 сигналы при помощи управляющей клавиатуры 11, при этом регистр 12 устраняет дребезг контактов клавиатуры и воздействует через блок 2, который отображает двоичный код входного сигнала на внешние входы автомата, подключенные к коммутатору 3; При этом блоки 25 воспринимают их входные и выходные сигналы. Инверторы И-НЕ 32 и 35 производят операцию логического умножения и инвертирования над сигнзламй, по.- 30 ступающими с 1-входа и прямого вцхода, а также К-входа и инверсного выхода элемента 19 памяти соответственно, элементы ИНЕ 33 и 34 производят операцию логического умножения и инвертирования над сигналами, поступающими с выхода элемента НЕ 30 и инверсного выхода элемента 19 памяти, а также с выхода элемента. НЕ 31 и прямого выхода элемента 19 памяти Полученная функция принимает значение логического нуля в том случае, если в текущем такте элемент 19 памяти находится в нулевом состоянии и нз 1- и К-входы подан сигнал логического нуля или же элемент 19 памяти находится в единичном состоянии и на 1- и К-входы подан сигнал логической единицы, при этом индикатор 22 не высвечивается, В то же время индикатор 23 горит, поскольку функция принимает значение логической единицы,Функция принимает. значение логической единицы, если в текущем такте элемент 19 памяти находится в нулевом состоянии и на 1- и К-входы подан.сгнал логической единицы или же элемент 19 памяти находит. соответственно. Злементы И-.НЕ 36 и 37 40производят операцию логического умножения и инвертирования нэд сигналами, поступающими с выходов элементов И-НЕ 32и 33 и И-НЕ 34 и 35 соответственно; ся в единичном состоянии и на 1- и К-входы подан сигнал логического нуля, при этом индикатор 22 высвечивается. В то,же время индикатор 23 не горит, поскольку функция принимает значение логического нуля,Одновременное высвечивайие индикаторов 22 и 23 свидетельствует о том, что в предыдущем такте элемент 19 памяти мог находиться как в нулевом, так и единичном состояниях,И наоборот, одновременное погасание индикаторов 22 и 23 соответствует выходу иэ строя элемента 19 памяти,Считывая информацию по индикаторам.22 и 23 обучаемый получает двоичную информацию, отмечаемую в каждой клетке таблицы переходов-выходов без дополнительных операций, а только путем изменения комбинации входных сигналов, Это позволяет получить математическую модель синтезированноого автомата, во" время построения которой обучаемый производит его отладку, используя дополнительно индикаторы 20 и 21, а также индикаторы 16, отображающие вйходные состояния каждого из узлов 15, Затем производится. проверка выполнения заданных условий работы синтезированного автомата в синхронном ручном и автоматическом режимах, йспользуя генератор 8 и переключатель 10, подавая сигналы синхронизации на входы синхронизации элементов 19 памяти с коммутатора 3,Ф о р мул з изобретения Чстройство для обучения основам вычислительной техники, содержащее пульт оператора, первый выход которого соединен с соответствующими входами блока. предъявленияинформации инаборного поля, второй вьход - с соответствующим входом наборного поля, а выходы группы вс соответствующими входами группы блока предъявления информации и с соответству- . ющими входами первой группы наборного поля, входы второй группы и выходы первой группы которого являются соответствующими входами и выходами устройства; элемент памяти, узел индикациии элемент 2 И-ИЛИ, причем выходы второй группы наборного поля соединены с соответствующими входами элемента памяти, единичный выход кото. рого соединен с первым входом узла индикации и с первым входом наборного поля, а нулевой выход подключен к второму входу наборного поля, выход элемента 2 ИИЛИ соединен а вторым входом узла индикации и третьим входом наборного поля, а первый, второй, третий и четвертый входы соответственно с единичным и нулевым выходами и 1- и К-входами элемента памяти. о т1714660 12 15 Составитель А.КарловТехред М.Моргентал Корре Редактор рввцовв Заказ б 9 ВНИПодписноеям и открытиям при ГКНТ СССна 64/5 Тираж Государственного комитета по изобрете 113035, Москве, Ж, РаушскПроизводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 1 личэ ющеес ятем,что,с цельюрасширения дидактических воэможностей и повышения быстродействия устройства, в него введены два элемента НЕ и шесть элементов И-НЕ, причем входы первого и второго элементов НЕ соединены с 1- и К-входами элемента пвмяти соответственно, первые входы первого и четвертого элементов ИНЕ соединеа с 1- и К-входами элемента памяти соответственно, первые входы второго и третьего элементов И-НЕ соединены с выходами первого и второго элементов НЕ соответственно, вторые входы первого и третьего элементов И-НЕ соединены с единичным выходом элемента памяти, нулевой выход кОторого подключен к вторым входам второго и четвертого элементов И-НЕ, вы коды первого и второго элементов И-НЕсоединены с первым и вторым входами пятого элемента И-НЕ соответственно, а выходы третьего и четвертого элементов И-НЕ подключены к первому и второму входам 10 шестого элементе И-НЕ соответственно,выходы пятого и шестого элементов И-НЕ соединены с третьим и четвертым входами узлэ индикации соответственно,