Следящий аналого-цифровой преобразователь

)5 Н 03 М 1/ ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Куйбышевский институт инженеров железнодорожного транспорта им, М,Т,Елизарова(57) Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах обработки информации. С целью обеспечения самоконтроля цифроаналогового преобразователя, входящего в состав следящего аналого-цифрового преобразователя, в процессе преобразования входного аналогового сигнала произвольной формы, но с ограничением сверху спектром частот, в устройство, содержащее аналоговый сумматор 1, цифроаналоговый преобразователь 2, параллельный аналого-цифровой преобразователь 3, формирователь 4 кодов и цифровой фильтр 5, дополнительно введены элементы 9 цифровой задержки, Р+1 цифровых фильтров 10 верхних частот и вычислитель 11, Данное свойство особенно важно при преобразовании и вводе в ЭВМ аналоговых сигналов большой длительности таких, как сигналы шумов и вибраций, генерируемых в процессе работы сложными механизмами, При этом возможно пронаблюдать и изменение погрешности, вносимой цифроаналоговым преобразователем, в течение всего времени ввода аналогового сигнала. 1 з.п,ф-лы, 3 ил.Изобретенйе относится к вычислительной технике и может быть использовано в автоматизированных системах обработки информации.Цель изобретения - расширение функциональных возможностей путем обеспечения возможности самоконтроля цифроаналогового преобразователя в процессе преобразования реального аналогового сигнала,На фиг, 1 приведена функциональная схема предлагаемого преобразователя; на фиг, 2 - функциональная схема вычислителя; на фиг.3-алгоритм работы блока управления вычислителя.Следящий аналого-цифровой преобразователь содержит аналоговый сумматор 1, цифроаналоговый преобразователь 2, параллельный аналого-цифровой преобразователь 3, формирователь 4 выходных кодов, цифровой фильтр 5, аналоговый вход 6 и вход 7 синхронизации, первый выход 8, элемент 9 цифровой задержки, Р+1 цифровых фильтров 10 верхних частот, вычислитель 11 с информационными 12, синхронизирующим 13, первым 14 и вторым 15 управляющими входами, второй выход 16 и первый 17 и второй 18 входы.Вычислитель 11 включает Р+1 блоков 19 памяти, два мультиплексора 20 и 21, умно- житель 22, накапливающий сумматор 23, блок 24 решения системы линейных уравнений, три регистра 25-27, три блока 28-30 сравнения, три счетчика 31 - 33 и блок 34 управления. В аналого-цифровых преобразователях(АЦП) применяются цифроаналоговые преобразователи (ЦАП), построенные на основе резисторных сеток с взвешенными резисторами и сеток типа 1-2 й, Структурно такие ЦАП эквивалентны блоку взвешенного суммирования (БВС) на Р входов с весовыми коэффициентами, в идеальном случае пропорциональными величине 2( - 0,1,Р),где Р - разрядность ЦАП. В реальных ЦАП вследствие технологических разбросав при изготовлении, а также старения, изменения температуры и т.п., разрядные весовые коэффициенты эквивалентного данному ЦАП .ф БВС отличаются от величины 2, т.е. имеютпогрешность. На практике можно считать, что эта погрешность существует только при открытом состоянии ключа соответствующего разряда ЦАП и равна нулю при закрытом ключе. Данные погрешности приводят к нелинейности характеристики преобразования ЦАП такого вида (ее производная имеет разрывы), Погрешность линейности ЦАП при подаче на его вход определенного двоичного кода может быть найдена по формулеа= Хка",где Хк - погрешность линейности К-го разряда ЦАП;10 О ,.о" , ор - двоичный код на входе ЦАП (ок может принимать значение 0 или1).На аналоговый вход предлагаемого преобразователя поступает сигнал с ограничен 15 ным спектром частот. Частота выборок прианалого-цифровом преобразовании должнабыть не менее удвоенной верхней частотычастотного диапазона входного аналогового сигнала,20 В предлагаемом .преобразователе аналого-цифровое преобразование входногосигнала производится с частотой выборок(задается частотой следования импульсовна синхровходе преобразователя) значи 25 тельной большей (2-4 раза) минимально достаточной частоты, Пусть верхняя частотаспектра входного аналогового сигнала равна б и верхняя частота подавления свигналав фильтре верхних частот Ьод1 а, Еслив30 при аналого-цифровом преобразованиивходного аналогового сигнала в предлагаемом преобразователе нелинейные искажения отсутствуют (т.е. ЦАП идеально линеен),то при подаче выборок такого преобразо 35 ванного сигнала с выхода формирователявыходных кодов на вход цифрового фильтраверхних частот с указанной выше характеристикой на выходе последнего сигнал видеальном случае будет равен нулю для лю 40 бого момента времени,Погрешности линейности разрядов контролируемого ЦАП приводят к появлениюнелинейных искажений (погрешности линейности) в выходном сигнале формирова 45 теля выходных кодов, На выходе Р+1-гоцифрового фильтра верхних частот выделяется сигнал высокочастотной составляющейпогрешности линейности аналого-цифрового преобразования, обусловленной погреш 50 ностью линейности разрядов ЦАП. При этомв каждом такте сигналы на выходе Р+1-го иК-го К - 1, Р) цифровых фильтров верхнихчастот соотносятся как свободный член икоэффициенты линейного уравнения при55 неизвестных погрешностях Хк линейностиК-го разряда контролируемого ЦАП, Следовательно, каждой выборке соответствует одно линейное уравнение,По сигналу, например, иэ ЭВМ в вычислитель 11 записываются параметры такого5 10 15 20 25 30 35 40 45 50 Формула изобретения 1. Следящий аналога-цифровой преобразователь, содержащий аналоговый сумматор, первый вход которого является аналоговым входом преобразователя, а выход через параллельный аналого-цифровой преобразователь соединен с первыми входами формирователя выходных кодов, вторые входы которого объединены с соответствующими информационными входами цифроаналогового преобразователя и подключены к соответствующим выходам цифрового фильтра, информационные входы которсио подключены к соответствующим выходам формирователя выходных кодов и являются первыми выходами преобразователя, входы синхронизации формирователя выходных кодов, цифрового фильтра и цифроаналогового преобразователя объединены и являются входом синхронизации преобразователя, второй вход аналогового сумматора соединен с выходом цифроаналогового преобразователя, о т л ич а ю щ и й с я тем, что, с целью расширения функциональных возможностей путем самоконтроля цифроаналогового преобразователя, в него введены элемент цифровой задержки, Р+1 цифровых фильтров верхних частот и вычислитель, выходы формирователя выходных кодов соединены с первыми входами (Р+1)-го цифрового фильтра верхних частот, 1-й выход элемента цифровой задержки соединен с информационным входом 1-го цифрового фильтра верхних частот,где6. (1-Р), выход каждого цифрового фильтра верхних частот соединен с соответствующими информационными входами вычислителя, вход синхронизации которого объединен с входами синхронизации цифровых фильтров верхних частот и элемента цифровой задержки и является входом синхронизации преобразователя, первым управляющим входом и вторыми выходами которого являются соответственно первый управляющий вход и выход вычислителя, второй управляющий вход которого объединен с управляющими входами цифровых фильтров верхних частот, а входы элемента цифровой задержки соединены с соответствующими выходами цифрового фильтра, 2, Преобразователь по п.1, о т л и ч а ющ и й с я тем, что вычислитель выполнен на Р+1 блоках памяти, двух мультиплексорах, умножителе накапливающем сумматоре, блоке решения системы линейных уравнений, трех регистрах, трех блоках сравнения, трех счетчиках и блоке управления, первый и второй входы которого являются соответственно входом синхронизации и первым управляющим входом вычислителя, вторым управляющим входом и выходами которого являются второй управляющий вход первого регистра и выходы блока решения системы линейных уравнений, управляющий вход которого соединен с первым выходом блока управления, с второго по десятый выходы которого соединены соответственно с установочным и суммирующим входами первого счетчика, с входами записи-чтения блоков памяти, установочным и суммирующим входами второго и третьего счетчиков, управляющим входом накапливающего сумматора и входом записи блока решения системы линейных уравнений, адресные входы которого соединены с соответствующими выходами второго и третьего счетчиков, а информационные входы - с выходами накапливающего сумматора, информационные входы которого соединены с соответствующими выходами умножителя, первые и вторые входы которого соединены с соответствующими выходами соответственно первого и второго мультиплексоров, адресные входы которых объединены соответственно с первыми входами первого и второго блоков сравнения и подключены к соответствующим выходам второго и третьего счетчиков, а, выходы первого счетчика соединены с соответствующими первыми входами третьего блока сравнения и адресными входами блоков памяти, информационные входы которых являются информационными входами вычислителя, а выходы соединены с соответствующими с первого по (Р+1)-й входами первого и второго мультиплексоров, вторые входы первого, второго и третьего блоков сравнения соединены с выходами второго, третьего и первого регистров соответственно, а выходы первого, второго и третьего блоков сравнения соединены с третьим, четвертым и пятым входами блока управления соответственно,