Измеритель элементов матрицы спектральной плотности мощности двух сигналов

Изобретение относится к области энергетики, может быть использовано для определения частотных характеристик объектов автоматического уп 5 равления и является усовершенствованием известного устройства по основному авт, св. У 1307375,Цель изобретения - расширение функциональных возможностей путем измерения временного сдвига двух сигналов, измерения элементов матрицы спектральной плотности мощности двух сигналов. На фиг,1 представлена блок-схема измерителя на фиг,2 - схема блока управления, на фиг.3 - схема блокаизмерения времени задержки.Измеритель содержит преобразователи 1 и 2 временного масштаба, блок 3 управления, узкополосные фильтры 4 и 5, фазовращатель 6, квадраторы 7 и 8, блоки 9 и 10 умножения, интеграторы 11-14 и блок 15 измерения времени задержки. 20 25 Блок 3 управления содержит генератор 16 тактовых импульсов, управляемый делитель 17 частоты, счет чик 18 адреса, сумматор 19, блок 20 памяти.Первые входы преобразователей 1 и 2 временного масштаба являются соответственно первым и вторым входами измерителя. К вторым входам преобраэоватеЛей 1 и 2 временного масштаба подключены первый и второй выходы блока 3 управления соответственно, Выходы преобразователей 1 и 2 времен ного масштаба соединены с входами строго одинаковых узкополосных фильтров 4 и 5. Выход узкополосного фильтра 4 подключен к входу фазовращателя 6 и к первому входу блока 10 умноже ния, выход которого связан с входом интегратора 13. Выход узкополосного фильтра 5 подключен к входу квадратора 8, выходом соединенного с вхо-. дом интегратора 14, и к вторым входам блоков 9 и 10 умножения, Выход фазовращателя 6 подключен к входу квадратора 7 и первому входу блока 9 умножения, выходы которых связаны с входами интеграторов 11 и 12 соответственно, Первый, второй и третий55 входы блока 15 измерения времени задержки связаны соответственно с первым и .вторым входами измерителя и третьим выходом блока управления, авыход блока 5 - с входом блока управления,В блоке 3 управления выход генера -тора 16 тактовых импульсов подсоединен к тактовому входу управляемогоделителя 17 частоты, Выход управляемого делителя 17 частоты подключенк тактовому входу счетчика 18 адреса,выход которого соединен с первымвходом сумматора 19, Выход переносасчетчика 18 адреса подключен к входублока 20 памяти, выход которого соединен с информационным входом управляемого делителя 17 частоты. Выходысчетчика 18 адреса, сумматора 19 и генератора 16 тактовых импульсов являются соответственно первым; вторыми третьим выходами блока 3 управления.Устройство работает следующим об" разом.Входные реализации первого и второго сигналов поступают соответственно на первые входы преобразователей 1 и 2 временного масштаба, где осуществляется мультипликативный перенос спектра названных реализаций в область, определяемую первой фиксированной частотой изменения кодов навторых входах преобразователей 1 и 2временного масштаба. Реализации сосмещенным спектром с выходов преобраэователей 1 и 2 временного масштабапоступают соответственно на входы узкополосных фильтров 4 и 5, на выходыкоторых выделяются гармоники смещенных реализаций, соответствующие резонансной частоте узкополосных фильтров 4 и 5.После окончания первой пары смещенных реализаций частота изменения кодов на вторых входах преобразователей 1 и 2 временного масштаба принимает другое фиксированное значение. Это приводит к мультипликативному переносу спектра обеих исходных реализаций в следующую область, в которой гармоники, выделяемые узкополосными фильтрами 4 и 5, будут соответствовать следующим по порядку гармоникам названных реализаций, Таким образом, на выходе каждого из преобразователей 1 и 2 временного масштаба получают набор смещенных реализаций, спектр каждой иэ которых сдвинут в такую частотную область, в которой соответствующая гармоника ис5 166 ходнай реализации совпадает с резонансной частотой узкополосных фильт- ров 4 и 5. Величины сдвигов исходных спектров, необходимые для выделения искомых гармоник рассчитываются заранее и фиксируются в блоке 3 управления.Совместная работа блока 3 управления и преобразователей 1 и 2 временного масштаба, содержащих последовательно соединенные устройство выборки-хранения, аналого-цифровой преобразователь, оперативно-запоминающее устройство и цифроаналоговый преобразователь, заключается в сле - дующем. Реализации, поступающие на входы устройства выборки-хранения каждого из преобразователей 1 и 2 временного масштаба, дискретизируются во времени в наборы выборок, которые на аналого-цифровых преобразователях преобразуются в два набора кодов. Эти два набора кодов синхронно заносятся в ячейки соответствующих устройств. Коды, снимаемые с выходов каждого из аналого-цифровых преобразователей, послецовательно заполняют все ячейки соответствующих оперативно-запоминающих устройств согласно адресации, определяемой одним счетчиком 18 адреса.Одновременно с заполнением оперативно-запоминающих устройств происходит измерение временного сдвига между анализируемыми сигналами в блоке 15 измерения времени задержки. Только после окончания процесса заполнения оперативно-запоминающих устройств на вход блока 3 управления поступает кодовый сигнал, выражающий величину указанного временного сдвига, и начинается процесс измерения элементов матрицы спектральной плотности мощности двух. сигналов.Генератор 16 тактовых импульсов и управляемый делитель 17 частоты формируют последовательность импульсов, частота следования которых определяется кодом на выходе блока 20 памяти. Коды, записанные в блоке 20 памяти, определяют такие значения частоты импульсов на выходе управляемого делителя 17 частоты, которые обеспечат все необходимые сдвиги исходных реализаций. Импульсы с, выхода управляемого делителя 17 частоты поступают на тактовый вход счетчика 18 адреса, который определяет адрес яче 1 1 О 15 20 25 30 35 40 45 50 55 ек оперативно-запоминающих устройств преобразователей 1 и 2 временного масштаба, Наборы кодов, записанные в обоих оперативно-запоминающих устройствах,первый раз будут синхронно считаны с одной скоростью, второй раз - с другой и т.д.Блок 15 измерения времени задержки может иметь множество схемных решений, один из вариантов которых: представлен на фиг,3, Блок 15 содержит усилители-ограничители 2 1 и 22, регистры 23 и 24 сдвига, мультиплексор 25, элементы И 26 и 27, реверсив ный счетчик 28, параллельный регистр 29, счетчик 30 и делитель 31 частоты. В блоке 15 входы усилителей-ограничителей 21 и 22 подключены к первому и второму входам блока 15 соответственно, С третьим входом блока 15 соединены входы счетчика 30 и делителя31 частоты. Выходом блока 15 является выход параллельного регистра 29,управляющий вход которого подключен к выходу переноса счетчика 30, Выходусилителя-ограничителя 21 подключенк информационному входу многоразрядного регистра 23 сдвига и к одномуиэ входов (первому) мультиплексора25. Выход усилителя-ограничителя 22соединен с первыми входами элементов И 26 и 27. Второй вход элементаИ 26 так же, как и информационныйвход регистра 24 сдвига, подключен квыходу мультиплексора 25, С вторымвходом элемента И 27 соединен выходрегистра 24 сдвига, тактовый вход которого так же, как и тактовый входрегистра 23 сдвига, подключен к выходу делителя 31 частоты. Многоразрядный регистр 23 сдвига разбит наи последовательно соединенных ячеек,содержащих одинаковое число разрядов,Выход каждой ячейки подключен такжек соответствующему входу мультиплексора 25. Выходы элементов И 26 и 27подключены соответственно к входамсуммирования и вычитания реверсивного счетчика 28, разрядные выходы которого соединены с соответствующими разрядными входами параллельного регистра 29 и с соответствующими уп- . равляющими входами мультиплексора 25.В момент включения устройства в работу происходит начальная установка реверсивного счетчика 28, соответствующая минимально возможному (нулевому) времени задержки сигнала, по 1661667даваемого на первый вход измерителя (т.е, соответствующая нулевому временному сдвигу между анализируемыми сигналами), При эксплуатации предла- гаемого измерителя сигнал, для которого не исключена возможность запаздывания во времени, подают на второй вход этого измерителя, т.е, на вход преобразователя 2 временного масштаба. На вход усилителя-ограничителя 21 поступает тот же электрический сигнал, что и на вход преобразователя 1 временного масштаба, а на вход усилителя-ограничителя 22 - тот же сигнал, что и на вход преобразователя 2 временного масштаба. Усилители- ограничители 21 и 22 преобразуют огибающие электрических сигналов, поступающих на их ВхОды) В сигнум сиг 20 налы, т.е. в последовательности прямоугольных импульсов постоянной амплитуды. Сигнум-сигнал с выхода усилителя-ограничителя 21 поступает на информационный вход регистра 23 сдви га и на первый вход мультиплексора 25, а сигнум-сигнал с выхода усилителя-ограничителя 22 - на первые входы элементов И 26 Й 27. Значения частот импульсов на выходах элементов И 26 и 27 пропорциональны ординатам двух малоотстоящих друг от друга точек корреляционной кривой (здесь в и в дальнейшем имеется в виду кривая функции взаимной корреляции входных сигналов измерителя).Пусхь абсцисса точки корреляционной кривой, ордината которой пропорциональна частоте импульсов на выходе элемента И 26, будет Ф, тогда абсцисса точки корреляционной кривой, ордината которой пропорциональна частоте импульсов на выходе элемента И 27, будет с, б с, В этом случае можно записать: 45л МДс=Ггде Я - количество разрядов в одной,ячейке регистра 23 сдвига;М - количество разрядов в регистре 24 сдвига,Еа и - количество ячеекрегистра 23 сдвига, включенных через мультиплексор 255между выходом усилителя-ограничителя 21 и входом регистра 24 сдвига (вторым входом элемента И 26); Г - частота импульсов на выходеделителя 31 частоты.Таким образом, многоразрядный регистр 23 сдвига (п ИМ) и мультиплексор 25 служат для задержки выходного сигнала усилителя-ограничителя 21 на время ь, Регистр 24 сдвиЛга предназначен для создания постолянной разности абсцисс Ьдвух точеккорреляционной кривой, ординаты которых пропорциональны значениям частоты импульсов на выходах элементовИ 26 и 27,В случае, если частота импульсовна выходе суммирования реверсивногосчетчика 28 будет больше частоты импульсов на входе вычитанйя этого жесчетчика, состояние реверсивногосчетчика 28 будет изменяться в сторону увеличения значения выходногокода. Это вызовет увеличение числа Еячеек регистра 23 сдвига, включенных между Выходом усилителя-ограничителя 21 и выходом мультиплексора25, а следовательно, и увеличениезадержки Ф выходного сигнала усилителя-ограничителя 21.Измеряемому времени задержки входного сигнала преобразователя 2 временного масштаба относительно входного сигнала преобразователя 1 временного масштаба соответствует абсцисса точки максимума анализируемойкорреляционной кривой. Когда в процессе анализа корреляционной кривойблок 15 выйдет на максимум этой кривой, частоты импульсов на выходахэлементов И 26 и 27 станут равными,и состояние реверсивного счетчика 28меняться не будет.Тактовые импульсы в блок 15 измерения времени задержки поступают свыхода генератора 16 тактовых импульсов, входящего в состав блока 3управления. Счетчик 30, имеющий такую же емкость, что и счетчик 18 адреса, работает синхронно с последним. В момент окончания заполненияоперативно-запоминающих устройств,входящих в состав преобразователей1 и 2 временного масштаба, на выходепереноса счетчика 30 появляется импульс переполнения, разрешающий запись в параллельный регистр 29 выходного кода реверсивного счетчика 28.Код, записанный в параллельном реги- .стре и выражающий величину временногосдвига между входными сигналами пре 1 бб 16 б 7образовалелей 1 и 2 временного мас штаба, поступает с выхода блока 15 измерения времени задержки на вход блока 3 управления, т.е. на второй вход сумматора 19, И после этого на 5 чинается процесс измерения элементов матрицы спектральной плотности мощности двух сигналов,10Формула изобретения Измеритель элементов матрицы спектральной плотности мощности двух сигналов по авт. св. У 1307375, о т л и ч а ю щ и Л с я тем, что, с целью4 расширения функциональных возможностей путем измерения временного сдвига двух сигналов, в него введены блокпамяти и последовательно соединенныегенератор тактовых импульсов, управляемый делитель частоты, счетчик адреса и сумматор, первый, второй входы и выход которого соответственносоединены с вторым входом первогопреобразователя временного масштаба,с третьим выходом блока управления .и с вторым входом второго преобразователя временного масштаба, второйвыход счетчика адреса через блок памяти подключен к второму входу упрайляемого делителя частоты, а выходгенератора тактовых импульсов соединен с третьим входом блока управления1661667 Составитель В.Величкиндактор Е.Папп Техред С.Мигунова Корректор Н,Ревская Производственно-издательский комбинат "Патент", г. Ужгор Гага ЗакаВНИИП 120 Тираж ПодписноеГосударственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж 35, Раушская наб., д. 4/5