Устройство для ввода информации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН А 02 51 ОПИСАНИЕ ИЗОБРЕТЕНИ б ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР Р 1117628, кл, Г. 06 Р 3/02, 1983.Авторское свидетельство СССР Р 1539761, кл. С 06 Р 3/02, 1987. (54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Изобретение относится к вычисли тельной технике и дискретной автоматике, в частности к устройствам для опроса двухпозиционных датчиков в системах телесигнализации. Целью изо ретения является расширение области применения путем повторного ввода информации в произвольные моменты времени. Сущность изобретения заключает-,ся в блокировке опроса коммутационного элемента в течение одного тактапутем записи в регистр управляющегокода, являющегося адресом коммутационного элемента. Это достигается введением в устройство для ввода информации, содержащее усилители 1, коммутационные элементы 2, коммутатор 4,элемент И 5, регистр 6, блок 7 сравнения, блок 9 управления, бпок 10оперативной памяти, формирователи 8сигналов с соответствующими связями.Предлагаемое устройство может найтиприменение при опросе датчиков в системах телесигнализации. 1 з,п. А-лы,4 ил.Изобретение относится к вычислительной технике и дискретной автоматике, предназначено для ввода инАормации о состоянии источников дискрет 5ных сообщений, в частности сигналовсостояния двухпозиционных датчиковисполнительной автоматики, в управляющую вычислительную систему и можетбыть использовано в составе системытелеуправления-телесигнализации дляввода телесигналов в управляющую вычислительную систему.Цель изобретения - расширение области применения за счет повторноговвода инАормации в произвольные моменты времени.На Аиг, 1 представлена структурная схема устройства для ввода инАормации; на Аиг. 2 - схема Аормирователя сигналов; на Аиг. 3. - схема блока управления; на Аиг, 4 - блок оперативной памяти.1Устройство (Аиг. 1) содержит усилители 1, коммутационные элементы (контакты релейного абонента) 2, входначальной установки устройства 3, коммутатор 4, элемент И 5, регистр 6,блок 7 сравнения, Аормирователь 8 им, пульсов, блок 9 управления, блок 10оперативной памяти, входы (выходы)11 " 15 устройства, входы и выходы16 - 26 блоков.Входы усилителей 1 соединены через соответствующиекоммутационныеэлементы 2 релейных абонентов с шиной питания,Формирователь 8 сигналов (Аиг,2)содержит первый 27 и второй 28 триггеры, элемент И-НЕ 29, третий триггер30, элемент ИЛИ 31, дешиАратор 32,элемент ИЛИ-НБ 33.Блок 9 управления (Аиг. 3) содер-.жит генератор 34 тактовых импульсов(РИ), первый и второй элементы ИЛИ 36и 37, первый элемент И 38, первый 39и второй 40 триггеры, генератор 41лодиночных импульсов (ГОИ), коммутатор 42, счетчик 43, второй элементИ 44, третий триггер 45, третий и четвертый элементы И 46 и 47,Распределитель 35 импульсов построен на восьмиразрядном сдвигателе наР-триггерах, замыкаемом в кольцо. Номера выходов РИ 35 соответствуют номерам тактов его выходных сигналов.ГОИ 41 обеспечивает Аормированиеимпульса установки в ноль счетчика 43 и триггера 45 при смене значения сигнала на входе ГОИ 41 с нулевого наединичный уровень,Блок 10 оперативной памяти предназначен для записи и хранения инАорма- .ционного сигнала, задержанного на одинтакт, и выдачи его в прямом коде.Блок 10 оперативной памяти (Аиг,4)содержит коммутатор 48, первый и второй 0-триггеры 49 и 50, буАерное оперативное запоминающее устройство (БОЗУ) 51 с первого по третий элементы И52 - 54 соответственно, элемент ИЛИ 55,В состав БОЗУ 51 вхоцят накопительи связанные с ним элементы рормирования информационных входов, адресноговхода, сигналов режима (запись - считывание) и строба выборки.Устройство работает следующим образом,В исходном состоянии сигналом низкого уровня, поступающим с входа начальной установки 3 через элемент ИЛИ31, устанавливается в ноль триггер 27Формирователя 8 и регистр 6. На выходетриггера 28 Аормирователя 8 также устанавливается сигнал низкого уровня,а на выходе элемента И-НК 29 Аормирователя 8 устанавливается высокий уровень сигнала, не препятствующий про-.хождению сигнала с выхода коммутатора4 через элемент И 5 на инАормационныйвход 23 блока 10 оперативной памяти,Прием инАормации в блок 10 оперативной памяти производится опросом выходов усилителей 1 с помощью коммутатора. 4 в процессе циклического изменения адреса на адресных выходах 15 блока 9 управления. Сигналы на входы усилителей 1 поступают с шины питаниячерез коммутационные элементы 2.При поступлении напряжения на входусилителя 1 (если замкнут соответствующий элемент 2) на выходе усилите"ля 1 появляется единичный сигнал.Блок 10 оперативной памяти имеетдва режима работы в соответствии созначением сигнала на его входе 22;режим Аиксации сигналов, поступающихна вход 23 блока 10, в БОЗУ 51, соответствующий нулевому сигналу, и режимопроса БОЗУ 51, соответствующий единичному сигналу. За один цикл опроса,продолжительность которого соответствует изменению сигнала на выходе счетчика 43 блока 9 управления в пределахего разрядной сетки, сигналы от всехкоммутационных элементов 2 через ком5 161924мутатор 48 и П-триггер 49 записываются н первый разряд соотнетстнуюпдхячеек БОЗУ 51. Во всех последуютхциклах опроса одновременно с поступлением сигнала от очередного коммутационного элемента 2 на прямой входэлемента И 53 на его инверсный входпоступает сигнал с выхода первого разряда БОЗУ 51, зафиксированный н БОЗУ51 в предыдущем цикле опроса, Еслив предыдущем цикле опроса сигнал имелнулевое значение, а в текущем циклеимеет единичное значение, что свидетельствует о появлении соответствую"щего сигнала, то с помощью схемы обработки фронтов, состоящей из элементов И 53, 52, элемента ИЛИ 55, элемента И 53 и П-триггера 50 во второмразряде ячеек БОЗУ 51, количество 20которых равно количеству коммутационных элементов 2, фиксируются фактыпоявления сигналов на выходах соответствующих усилителей 1.Формирование выходных сигналов 25устройства осуществляется при каждомпоступлении на вход блока 9 управления единичного сигнала с входао устройства, например из управляющейвычислительной системы. Под воздействием выходного сигнала 0-триггера 40ГОИ 41 формирует импульс, осуществляющий сброс счетчика 43 и установкутриггера 45 в ноль.Тактовые импульсы с первого выхода РИ 35,поступают через элемент И 4735и коммутатор 42 на счетчик 43. Сигнал с выхода второго разряда БОЗУ 51поступает на второй вход элемента И44 блока 9 управления, на первый вход 4 Окоторого поступает единичный сигналс выхода 0-триггера 40,На вхоц второго разряда БОЗУ 51поступает нулевой сигнал с выхода элемента И 54 через Э-триггер 50. Так ,45происходит до тех пор, пока на выходевторого разряда БОЗУ 51 блока 10 оперативной памяти не появится первыйединичный сигнал.При этом выходной сигнал элемента И 44 блока 9 управления устанавливает в единичное состояние триггер45, который своим выходным сигналомзакрывает элемент И 47 и блокирует,таким образом, изменение адресов всчетчике 43.При этом на выходах 14 и 15 блока 9 управления формируются соответственно единичный сигнал наличия теле 4сигнала с выхода элемента И 46 и его двоичный код, Во второй разряд ячейки БОЗУ 51, н которой зафиксировано появление сигнала, записывается нулевой код. Выходным сигналом элемента И 46 триггер 39 сбрасывается, При установлении на входе 22 блока 10 оперативной памяти сигнала низкого уровня последний вновь переключается н режим опроса коммутационных элементов 2. Для опроса состояния коммутационного элемента 2 или повторного ввода информации при замкнутых контактах осуществляется запись в регистр 6, например, с выхода управляющей вычислительной системы, управляющего кода, являющегося адресом соответствующего коммутационного элемента 2. На выходе блока 7 сравнения при совпадении текущего значения кода адреса с кодом, записанным н регистре 6, формируется единичный сигнал.Для обеспечения надежной блокировки опроса коммутационного элемента 2, адрес которого записан в регистр 6, из асинхронного сигнала на входе 12 устройства, фиксируемого с помощьЮ триггера 27, на выходе триггера 28 формирователя 8 формируется синхронный сигнал разрешения блокировки опроса.Выходным сигналом элемента И-НЕ 29 формирователя 8 с помощью элемента И 5 в течение одного такта опроса, пока сохраняется единичный сигнал на выходе блока 7 сравнения, блокируется выходной сигнал коммутатора 4. При этом в первом разряде ячейки БОЗУ 51 блока 10 оперативной памяти, адрес которой определяется записанным в регистр 6 управляющим словом, фиксируется отсутствие сигнала соотнетствующего коммутационного элемента 2. Импульс сброса регистра 6 и триггера 27 формирователя 8 формируется па выходе триггера 30 формирователя 8, П-вход которого соединен с шиной нулевого потенциала, по положительному спаду выходного импульса элемента И-НЕ 29, после чего в ближайшем цикле опроса во втором разряде соответствующей ячейки БОЗУ 51 в случае, если коммутационньп элемент 2 замкнут, фиксируется факт появления сигнала, адрес которого задан управляющим кодом в регистре 6. В ближайшем цикле ввода будет осуществлен внод указанного сигнала (если к моменту ввода не появитсясигнал с более вь(соким приоритетом,например, аварийн 5 Й сигнал, имеющийменьший адрес) .В этом случае ввод сигнала будетосуществлен в одном из следующих циклов ввода в соответствии с приоритетом этого сигналя. Дпя предотвращения сброса регистра 6 и триггера 27во время работы блока 10 оперативнойпамяти в режиме опроса БОЗУ 51 выходным сигналом триггера 40 блока 9 уп-.равлсция с помощью элемента. ИЛИ-НЕ 33формирователя 8 осуществляется блокиро 5 зка сигнала на синхровходе триггер(з 30 Формирователя 8, Если опраниваамый коммутационный элемент 2 разомкнут, то ца выходе устройства сигнал от этого коммутационного элемента це появитсяЯ предлагаемом устройстве обеспечивается опрос состояния любого изкоммутационных элементов в проиэволь"цые момецты времени и повторный вводццАорл(ации при замкнутом состоянии 25коммутационных элементов, Это повыша. -ет достоверцост( ввода информации впредлагаемом устройстве и повьпцаетего надежность. Осуществление блокиро(зки опроса коммутационного элемен"та в течение только одного такта опро"са сохрацяет высокое быстродействиеустройства,Формула изобретения351. Устройство для ввода информации, содержащее коммутационные элементы коммутатор, элемент И, блок оператив" ной памяти, блок управления, блок сравнения, регистр, усилители, входы которых через коммутационнь(е элементы соединены с шиной питания, выходы усилителей соединены с инсЪормационцз 1(- ми входами коммутатора, выход которого соединен с первым входом элемента И, выход которого соединен с инАормационным входом блока оперативной па мяти, выход которого соединен с входом установки блока управления, вход выбора режима блока управления явля 5 О ется входом запроса устройства, первый выход блока управления является информационным выходом устройства, второй, третий, четвертый и пятый выходы блока управления соединены с так-55 тоныч, чтения-записи, стробирующим и.управляющим входами блока оперативной памяти соответственно, выходы группы блока управления соединены с адресными входальи коммутатора и блока оперативнои памяти, входами пер" вой группы блока сравнения и являются адресными выходами устройства, отличающееся тем, что, с целью расни 1 зения области применения за счет повторного ввода ицАормации в произвольные моменты времени, в устройство введен Аормирователь импульсов, адресные входы которого соедине-. ны с выходами группы блока управления, первый выход Аормирователя сигналов соединен с входом сброса регистга, инЬорл 1 ациоццые входы которого являются инАормацконцыми входами устройства, выходы регистра соединены с входами второй группы блока сравнения, выход которого соединен с инАормационным входом Аормироватсля импульсов, второй выход Аормирователя импульсов соединен с вторым входом элемента И, вход записи регистра и первый установочный вход Аормироватепя импульсов являются стробирующим входом устройства, шестой и седьмой выходы блока управления соединены со стробирующим входом и вторым установочным входом Формирователя импульсов, пятый выход блока управления соединен с третьим установочным входом (15 ормирователя импульсов, вход начальной установки которого является входом начальной установки устройства.2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что дормирователь импульсов содержит три триггера, дениАратор, элемент И-НЕ, элемент ИЛИ-НЕ, элемент ИЛИ, выход которого соединен с входом сброса первого триггера и является первым выходом с)орлироватсля, выход первого триггера сое,динен с ицАормационным входом второго триггера, выход которого соединен с первым входом элемента И-НЕ, выход которого соединен с сицхровходом третьего триггера и является вторым выходом Формирователя, инАормационный вход третьего триггера соединен с ниной нулевого потенциала, выход третьего триггера соединен с первым входом элемента ИЛИ, второй вход которого я 5 зляется входом начальной установки Формирователя, первый.и второй входы элемента И 5 П-НЕ являются вторым и третьим установочными входами Аормирователя, выход элемента ИЛИ"НЕ соединен с установочным входом третьеготриггера, вход установки первого триггера является первым установочным входом Формирователя, второй вход элемента И-НЕ является инФормационным вхо 5 дом Формирователя, инФормационные и стробирующий входы дешиФратораявляются соответственно адресными истробирующим входами Формирователя,выход дешиФратора соединен с синхровходом второго триггера.1 б 19 244 Редактор А,Мотыл Производственно-издательский комбинат "Патент",.г. Ужгород, ул. Гагарина, 101 Заказ 47ВНИИПИ Госуд Составитель И. КарноваТехред Л, Сердюкова Корректор Л, Вески Тираж l Подписноественного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раущская наб., д. 4/5