Преобразователь коэффициента амплитудной модуляции в код

Изобретение относится.к импульсной технике и может быть использовано для измерения коэффициента модуляции, амплитудно-модулированных (АМ)сигналов,Цель изобретения - получение непрерывной информации при измерениикоэффициента амплитудной модуляции,На фиг, 1 показана функциональная схема преобразователя; на фиг,2 диаграммы его работы.Преобразователь содержит усилитель 1 входного сигнала, формирова,тель 2 управляющего напряжения, задатчик 3 режима измерения, синхронный демодулятор 4, выпрямитель 5,третий 6, шестой 7, седьмой 8 и первый 9 ключи, второй интегратор 1 Очетвертьп ключ 11, первый интегратор 12, второй ключ 13, третий интегратор 14, восьмой ключ 15, четвертый интегратор 16, девятый 17,двенадцатый 18 и тринадцатый 19 ключи, первый элемент ИЛИ 20, десятый 2521 и одиннадцатый 22 ключи, первый23 и второй 24 компараторы, второйэлемент ИЛИ 25, первый элемент И 26,аналого-цифровой преобразователь(АЦП) 27, второй элемент И 28,30первый КЯ-триггер 29, третий элементИЛИ 30, второй КЯ-триггер 31, пятыйключ 32, регистрирующий блок 33,При этом усилитель 1 входногосигнала выходом подключен к первомувходу синхронного демодулятора 4 ичерез формирователь 2 управляющегонапряжения к второму входу синхронного демодулятора 4 и первому входу задатчика 3 режима измерения, первым 10выходом соединенного с третьим входомсинхронного демодулятора 4, первыйвыход которого подключен к второмувходу задатчика 3 режима измерения ичерез выпрямитель 5 и ключ 9 к первому входу интегратора 12, выходом черезключ 13 соединенного с вторым входоминтегратора 12, второй выход синхронного демодулятора 4 через ключ 6подключен к первому входу интеграто Ора 10, выходом соединенного черезключ 11 с вторым входом интегратора10, второй выход задатчика 3 режимаизмерения подключен к управляющимвходам ключей 6 и 9, а управляющиевходы ключей 11 и 13 объединены, кроме того, первые входы компараторов23 и 24 соединены с первым входомАЦП 27, второй вход которого подключен к второму входу компаратора 24,а выход через ключ 32 соединен с регистрирующим блоком 33, второй входкомпаратора 23 подключен к шине опорного сигнала, а его выход соединенс первым входом элемента И 26, третийвыход задатчика 3 режима измерениясоединен с управляющими входами ключей 7 и 8, сигнальные входы которыхподключены соответственно к сигнальнымвходам ключей 6 и 9, а выходы - кпервым входам интеграторов 14 и 16соответственно, выходами через ключи15 и 17 соединенных со своими вторымивходами, выходы интеграторов 14 и 16соответственно через ключи 21 и 22подключены к первому и второму входамкомпаратора 24, управляющие входыключей 15 и 17 соединены с четвертымвыходом задатчика 3 режима измерения,пятым выходом подключенного к управляющим входам ключей 18 и 19 и черезэлемент 20 ИЛИ к второму .и первомувходам элементов И 26 и 28, выходыкоторых соединены соответственно спервыми входами КЯ-триггеров 29 и31, второй вход КБ-триггера 29 подключен к первому входу элемента ИЛИ25, управляющим входам ключей 11 и 13и шестому выходу задатчика 3 режимаизмерения, второй вход КЯ-триггера31,соединен с вторым входом второгоэлемента ИЛИ 25, выходом соединенного с третьим входом АЦП 27 и управляющими входами ключей 17 и 15, выходыКЯ-триггеров 29 и 31 подключены соот- .ветственно к первому и второму входам элемента ИЛИ 30, выходом соединенного с управляющим входом ключа 32, седьмой выход задатчика 3 режима измерения соединен с вторым входом элемента ИЛИ 20 и управляющимивходами ключей 21 и 22, сигнальныевходы которых подключены соответственно к выходам интеграторов 14 и16, их выходы - к первому и второмувходам АЦП 27 соответственно, а выход компаратора 24 соединен с вторымвходом элемента И 28,Синхронный демодулятор 4 содержитключ 34 и интерполирующий фильтр 35,причем первый вход ключа 34 подключен к выходу усилителя 1 входногосигнала и является первым входом демодулятора 4, второй вход ключа 34подключен к выходу формирователя 2управляющего напряжения и первомувходу задатчика 3 режима измерения и1569749 является вторым входом демодулятора4, а выход подключен к сигнальномувходу интерполирующего фильтра 35,управляющим входом соединенного спервым выходом задатчика 3 режима измерения, а выходами - с выходами 1 и11 демодулятора 4,Задатчик 3 режима измерения содержит делитель 36 частоты, дешифратор 37, формирователь 38 кода периода дискретизации, Формирователь 39кода времени измерения, усилительограничитель 40, делитель 41 частоты, дешифратор 42, инвертор 43, элемент И 44, инвертор 45, элементыИ 46-48, причем делитель 36 частотывходом соединен с входом задатчика3 режима измерений, а выходом - спервым входом дешифратора 37, вторымвходом соединенного с формирователем38 кода периода дискретизации, авыходом - с первым выходом задатчика 3, усилитель-ограничитель 40.входом подключен к второму входу задатчика 3, а выходом - к выходам делителя 41 частоты, инвертора 45, элементов И 44 и 46, выход делителя,41частоты соединен с первым входом дешифратора 42, вторым входом подключенного к выходу Формирователя 39 кода времени измерения, а выходом - свторым выходом задатчика 3, вторымвходом элемента И 44, первым входомэлемента И 48 и через инвертор 43 стретьим выходом задатчика 3, вторыми входами элементов И 46 и 47, первый и второй входы элементов И 47 и48 подключены к выходу инвертора 45,выходы элементов И 44, 46-48 подключены соответственно,к седьмому, пятому, шестому и четвертому выходамзадатчика 3 режима измерения,Преобразователь работает следующим образом.(4) 40 Напряжение (4) усилителем-ограничителем 40 преобразуется в прямоугольные импульсы (фиг, 2,6), через делитель 41 поступающие на первый вход дешифратора 42, вторым входом подключенного к выходу формирователя 39, задающего код времени измерения,На вход усилителя 1 поступаетАМ-сигнал (фиг. 2,.1) У=7(1+М зпй)зз.пИй, (1) где 7 - амплитуда немодулированного несущего напряжения;/М=2 ИЕ - угловая частота несущей; Й=2 Р - угловая частота огибающей.Выходное напряжение усилителя 1 поступает на сигнальный вход ключа 34 демодулятора 4 и через формирова" тель 2 на управляющий вход ключа 34 и вход 1 задатчика 3. Выходные импульсы формирователя 2 частоты Г с 6фронтами, соответствующими моментам.перехода через нуль несущей частоты(фиг, 2,2), запускают делитель 36частоты, В результате поразрядногосравнения выходного кода делителя 36и выходного кода формирователя 38,задающего код периода дискретизации,на выходе дешифратора 37 образуютсяпрямоугольные импульсы (фиг. 2.3),следующие с периодом 1Т (2)3 к фгде К - коэффициент деления, задаваемый формирователем 38.Прямоугольные импульсы с выходаформирователя 2 открывают ключ 34 винтервале времени, соответствующем 20 положительным полуволнам входногосигнала, В результате низкочастотнойфильтрации выпрямленного ключом 34сигнала (1) интерполирующим Фильтром35 с периодом дискретизации Т, за даваемым сигналом (фиг. 2,3) черезвход 111 на управляющем входе интерполирующего фильтра 35, на выходе 11демодулятора 4 образуется сигнал(фиг, 2,4) 30 11 (1:)=-К К (И 1, з 1 пй+Ч),где К . - коэффициент передачи усилителя 1;К - коэффициент передачи тракта1вход 1 - выход 11 демодулятора 4.Одновременно на выходе 11 демодулятора 4 образуется первая производная (3) сигнала (Фиг. 2.5) ЬК,К, К 1 Р созйС,где К - коэффициент передачи тракта3вход 1 - выход 1 демодулятора 4,Минимальная частота дискретизации45Р =выбирается, исходя из требуетмой среднеквадратичной погрешностИвосстановления сигналов (3) и (4) изпульсирующего сигнала на выходе ключа 34 и длительности переходного процесса,(1 О) 7 15В результате логического преобразования выходного сигнала усилителя- ограничителя 40 (фиг. 2.6) и выходных сигналов дешифратора 42 инверто- рами 43 и 45 и элементами И 44, 46- 48 на выходах Ч 11, Ч, Ч 1, 1 Ч, а также выходе 11, подключенного непосредственно к выходу дешифратора 42, образуются управляющие импульсы (фиг. 2,13, 2.12, 2,10, 2,8, 2,9),При этом время замыкания ключей 9 и 6 (фиг. 2,9) и 7 и 8 (фиг. 2,11) соответствует интервалам измерения в соответствии с выражением где п=1,2,Ключи 13 и 11, замкнутые в интервалах 0, ,йи т.д , сигналом с выхода 6 задатчика (фиг, 2,8)обеспечивают исходное состояние интеграторов 12 и 10 соответственно иразмыкаются одновременно с замыканиемключей 9 и 6 сигналом с выхода 11задатчика 3 (фиг, 2.9). Напряжение(3) через ключ 6 поступает на входинтегратора 10, а напряжение (4),выпрямленное выпрямителем 5 черезключ 9 - на вход интегратора 12. Врезультате в моменты 19, 1и т.д. навыходах интеграторов 10 и 12 образуются соответственно среднее и средне-выпрямленное . напряжения, соответствующие интервалам измерения1 ф Зф р 7л1 1ЧсП (Ил К 1 КУЭргЧсв 711 " 1 КККвИ;УКР (71 р 1огдеС - постоянные времени соответственно интеграторов10 и 12;К - коэффициент формы огибающей;х 1,3,5 - номер интервала измерения,Аналогичным образомключи 15 и 17замкнутые в интервалах С 1 З,С 17 и т,д. сигналом с выхода задатчика 3 (фиг. 2.10), размыкаютсяодновременно с замыканием ключей 7и 8 сигналом с выхода 111 задатчика3 (фиг, 2,11), При этом выход Пфильтра 35 и выход выпрямителя 5 соответственно через ключи б и 9подключаются к входам интеграторов14 и 16, на выходах которых образу 69749 8ются напряжения Ч .и Ч , соответстсрСВфвующие интервалам измерения йвй .,1 С и т.д. и определяемые выражениямй (6) и (7), при этом 3=2,4,56, - номер интервала измерения.Полагаем, что постоянные времениинтеграторов 14 и 16 равны соответственно постоянным времени интеграторов 12 и 10. Напряжение Б ср,черезключ 18, открытый в интервалах йвй,С 1и т.д. сигналом с выхода Узадатчика 3 (фиг. 2.12), поступает,на первые входы компараторов 23 и 24и АЦП 27, а напряжение Ч . через ключсв 119, открытый в тех же интервалах,на вторые входы компаратора 24 иАЦП 27,Аналогично напряжение У 1 черезключ 21, открытый в интервалах5,1 и т.д. сигналом свыхода У 11 задатчика (фиг. 2.13),поступает на первые входы компараторов 23 и 24 и АЦП 27, а напряжение25 Усв через ключ 22, открытый в тех жесв 1.интервалах, - на вторые входы компаратора 24 и АЦП 27,На выходе с АЦП 27, устанавливаемого в исходное состояние одновременно с интеграторами 12, 10 либо 14,16, сигналами с выходов Ч 1 и 1 Ч задатчика 3 через элемент ИЛИ 25 в интервалах С С 4,и т д формируется код 35 д,1 . ц = - - - (8)Цв; СР;,КЫ,Э1 Цср;,где 1=1,3,5 и т,д. - номер интерваловизмеренияВ С,11и т.д.;) 1=2,4,6 и т,д, - номер интервалов измеренияф 91 ри твиде Компаратор 23, сравнивая напряже ние Уср,с опоРным напРЯжением Ур,сР 1,1определяет минимально допустимый уровень несущей Ч, а компаратор 24, сравнивая напряжение У , с напряжениемЧ - минимально допустимый коэффиСВ 1,1циент модуляции.Пороги срабатывания компараторов23 и 24 выбираются в соответствии свыражениями Ч ср 1,1 мин К У рр 155Усв;,1 мив К ср 11где К 4 и К - коэффициенты передачикомпараторов 23 и 24по опорным входам,Из (10) с учетом (6) и (7) можно получить выражение, определяющее минимально допустимое значение коэффициента модуляциич. К.Имй;1 К 1 фПри выполнении условий (9)-(11) ,в интервалах зх6 и т д0 ;задаваемых выходами Ч, 711 задатчика 3 через элемент ИЛИ 20 и элементы И 26 и 28, выходные сигналы компараторов 23 и 24 переводят КБ-триггеры 29, 31 в состояние, обеспечивающее выдачу кода АЦП 27 через ключ 32 в регистрирующий блок 33, Установка триггеров 29 и 31 в исходное состояиие обеспечивается соответственно в интервалах 0и т.д. и 20 2СЗ, Е 6Е 7 и т.д. сигналами с выходов 71, 1 Ч задатчика 3.Формула изобретения25Преобразователь коэффициента амплитудной модуляции в код, содержащий усилитель входного сигнала, выходом подключенный к первому входу синхронного демодулятора и через формирова тель управляющего напряжения - к второму входу синхронного демодулятора и первому входу задатчика режима измерения, первым выходом соединенного с третьим входом синхронного демодуля-ц 5 тора, первый выход которого подключен к второму входу задатчика режима измерения и через выпрямитель и первый ключ - к первому входу первого интегратора, выходом через второй 40 ключ соединенного с вторым входом первого интегратора, второй выход синхронного демодулятора через третий ключ подключен к первому входу второго интегратора, выходом соединен ного через четвертый ключ с вторым входом второго интегратора, второй выход задатчика режима измерения подключен к управляющим входам первого и третьего ключей, а управляющие вхо ды второго и четвертого ключей объединены, первые входы первого и второго компараторов соединены с первым входом аналого-цифрового преобразователя, второй вход которого подключен к второму входу второго компаратора, а выход через пятый ключ соединен с регистрирующим блоком, второй вход первого компаратора подключен к шине опорного сигнала, а его выход соединен. с первым входом первого элемента И, о т л и ч а ю ш и й с я тем, что, с целью получения непрерывной информации, в него введены восемь ключей, два интегратора, два КЯ-триггера, три элемента ИЛИ и второй элемент И, при этом третий выход задатчика режима измерения соединен с управляющими входами шестого и седьмого ключей, сигнальные входы которых подключены соответственно к сигнальным входам третьего и первого ключей, а выходы - к первым входам третьего и четвертого интеграторов соответственно, выходами через восьмой и девятый ключисоединенных со своими вторыми входами, выходы третьего и четвертого интеграторов соответственно через десятый и одиннадцатый ключи подключе - ны к первому и второму входам второго компаратора, управляющие входы восьмого и девятого ключей соединены счетвертым выходом задатчика режима измерения, седьмым выходом подключенного к управляющим входам десятого и одиннадцатого ключей и через первый элемент ИЛИ - к второму и первому входам Первого 7 и второго элементов И, выхоцы которых соединены соответственно с первыми входами первого и второго Ю-триггеров, второй вход первого В 5-триггера подключен к первому входу второго элемента ИЛИ, управляющим входам четвертого и второго ключей и шестому выходу задатчика режима измерения, второй вход второго В 5-триггера соединен с вторым входом второго элемента ИЛИ, выход которого соединен с третьим входом аналого-цифрового преобразователя и управляющим входом девятого ключа, выходы первого и второго В 5-триггеров подключены соответственно к первому и второму входам третьего элемента ИЛИ, выход которого соединен с управляющим входом пятого ключа, пятый выход задатчика режима измерения соединен с вторым входом первого элемента ИЛИ и управляющими входами двенадцатого и три надцатого ключей, сигнальные входы которых подключены соответственно к выходам второго и первого интеграторов, их выходы - к первому и второму входам аналого-цифрового преобразователя соответственно, а выход второго компаратора соединен с вторым входом второго элемента И,1569749 Составитель Л.СтройковТехред М.Ходанич Корректор Н. Ревская дактор И,Шулл 6 уца оизводственно-издательский комбинат "Патент", г. Ужгород Гагарина, 101 Заказ 1 НИИПИ Г Тираж 558венного комитета113035, Москва,о изобретениям 35, Раушская н дписное открытиям при ГКНТ ССС д, 4/5