Устройство для сложения длительностей импульсов

(19) (11) А 1 НИЯ ЬСТВ я к областиель изобреействия.Устельностей инспу блоков , каждый нз из и (и ения) бистаи группы 3, группы 6 и 7 СОЮЗ СОВЕТСНИХСОЦЮЛИСТИЧЕСКИХРЕСПУБЛИК ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР ОПИСАНИЕ ИЗ Н. АВТОРСНОЮУ СВИ(56) Авторское свидетельствоИ, кл. О 06 С 7/14,30.01.87,Авторское свиИ: 1332337, кл. 0 детельство СССР Об О 7/14, 1986.(54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯНОСТЕЙ ИМПУЛЬСОВ(57) Изобретение относивычислительной техникитения - повышение быстройство для сложения длиимпульсов содержит груп(разрядов) суммированиякоторых содержит группуоснование системы счислбильных элементов 2, т4 и 5 элементов И, две1548796 А=аа, ,аа,элементов ИЛИ, два бистабильных элемента 8 и 9, четырнадцать элементов И 10, 1,1, 14 - 25, четыре формирователя 12,13, 31 и 32 импульсов, пять элементов ИЛИ 26 - 30, элемент И-НЕ 33, одиннадцать элементов НЕ 34 - 44 и элемент ИЛИ-НЕ 45, Устройство выИзобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных15, машинах,Целью изобретения является повы шение быстродействия,На чертеже изображен блок суммирования блока сложения (вычитания)длительностей импульсов,Каждый блок 1 суммирования устройства содержит группу из п (где поснование системы счисления) бистабильных элементов (оптронов) 2, -2, три группы элементов И 3 - 3;4 4 и 5 -5 ф двегруэлементов ИЛИ 6, - 6 и 7, - 7, двабистабильных элемента 8 и 9, первый10 и второй 11 элементы И, первый12 и второй 13 формирователи импуль 30сов, с третьего по четырнадцатый элементы И 14 - 2 э, с первого по пятыйГэлементы ИЛИ 26 в . 30, третий 31 ичетвертый 32 формирователи импульсов,элемент И-НЕ 33, с первого по одиннадцатый элементы НЕ 34 - 44 и элемент ИЛИ-НЕ 45. Формирователи 12 и 13выполнены каждый на элементе НЕ с увеличенным временем задержки и элементе И, выход которого является выходомформирователя, а входы подключены квходу формирователя и выходу элемента НЕ, соединенного входом с входомФормирователя. Формирователи 31 и 32 45выполнены аналогично с той лишь разницей, что вместо элементов И использованы элементы И-НЕ, Кроме этого,на чертеже обозначены прямые 46 и инверсные 47 выходы бистабильных элементов 2 группы, входы 48 обнуленияэлементов 2 группы, вход 49 обнуления устройства, вход 50 обнуленияэлемента 8, вход 51 обнуления элемента 9, инверсные выходы 52 и 53 элементов 8 и 9, входы 54 и 55 установки в единицу элементов 8 и 9, вход 56заема блока 1, вход 57 переноса блока1, вход 58 установки в единицу злеполнят операции сложения и вычитания как аналоговых сигналов, заданных длительностью импульсов, так и цифровых сигналов, заданных количеством импульсов, Повышение быстродействия достигается за счет одновременной обработки входных сигналов,3;ил,ментов 2 группы, шины 59 и 60 сложения первого и второго операндов, шины 61 и 62 вычитания первого и второго операндов.Рассмотрим алгоритм сложения двух длительностей импульсов. С этой целью предварительно вводят следующие обозначения; первое слагаемое,В = Ъ Ъ Ъ Ъ - второе сла- егаемое,сумма слагаемых А и В.Р - перенос из .-го в (+1)-й разРяд вСложение происходит согласно следующему алгоритму, На входы сумматора первый А и второй В операнды подаются одновременно, Если считать,что сумматор предварительно обнулен,то после окончания подачи операндовв каждом блоке (разряде) получаютсумму з = а + Ъ. При этом следует3рассмотреть два случая: 1, з.=а.+Ъ (и Р. =0Ф1 Д э 1 ф 2, в =а. +Ъ.эп, Р =1О1 . 1 1 э 1 9 где и - основа системы счисления,При первом. случае перенос в старший разряд не происходит, поэтому отдельные разряды (блоки) сумматора функционируют самостоятельно, Когда в.и и Р = 1 имеем два подслучая:г(а ГЬ 1 )(а УЪ .);В первом подслучае импульс переноса Р из разряда 1 непосредственно подается на вход переноса +1)-го разряда и прибавляется к сумме з. .Во втором подслучае импульс перейоса Р из разряда ) подается на вход переноса +1)-го разряда в то время, когда на входе суммирования еще не5 1,5 око нч е на подача раз рядов а и Ь операндов, При этом, чтобы исключить наложение сигналов операндов а 1 и Ьи переноса Р,происходит запоминание переноса Р на промежуточ- .3ных элементах памяти и выдается на вход переноса разряда (1+1)-й после окончания сигналов а , и Ъ+,Устройство работает следующим образом. Устройство оперирует как с аналоговым сигналами (заданными длительностью импульсов), так и с цифровыми сигналами (заданными количеством импульсов).Рассмотрим функционирование устройства с аналоговыми сигналами, До начала процесса суммирования высокий потенциал подается на шину 49 обнуления и, пройдя через элементы ИЛИ 6, - б первой группы и первый 26 и второй 27 элементы ИЛИ группу бистабильных элементов 2, - 2и бистабильные элементы 8 и 9 всех групп, переводит в нулевое состояние.При поступлении информации (единичных сигналов) на шины 59 и 60 сложения 1-го блока 1 низкий потенциал с выхода элемента И-НЕ 33 поступает на входы восьмого 19 и четырнадцатого 25 элементов И и закрывает их, Одновременно этот сигнал, пройдя седьмой элемент НЕ 40, открывает элемент И 20 (при этом на вход элемента И 20 с выхода формирователя 32 подается высокий потенциал), Высокий сигнал с выхода элемента И 20 через первый 71 и второй 7 элементы ИЛИ второй группы переключают первый 2 и второй 2 2 бистабильные элементы группы в единичное состояние, и на выходах 46 этих элементов появляется высокий потенциал, Высокий потенциал с выхода 46 второго бистабильного элемента 2группы через первый элемент И 5, (которЪй в это время в открытом состоянии) третьей группы и через третий 7 и четвер 3тый 7 элементы ИЛИ второй группы подается на единичные входы 58 третьего 2 ь и четвертого 2 бистабильных элементов группы, которые переключает в единичное состояние и т.д. Если на шины 59 и 60 сложения в этот момент прекращается подача одного из входных сигналов, то элемент И-НЕ 33 закрывается, низкий 48796 6сигнал, пройдя через восьмой. элементНЕ 41 или девятый элемент НЕ 42, открывает соответственно или элементИ 22, или элемент И 21.Высокий сигнал с выхода элементаИ 22 или элемента И 21, пройдя элемент ИЛИ 28, открывает первый элемент И 10 (при этом на первый входэлемента И 10 с выхода формирователя32 подается высокий потенциал), Одновременно этот сигнал, пройдя шестойэлемент НЕ 39, закрывает элементИ 19. Высокий сигнал с выхода первого элемента И 10, пройдя через четвертый элемент И 3 первой группыи через пятый элемент ИЛИ 7 второйгруппы, переключает пятый бистабильный элемент 2 группы в единичноесостояние, Следовательно, на выходе46 этого элемента появляется высокийпотенциал. Высокий потенциал с выхода 46 пятого бистабильного элемента2 группы через пятый элемент И 3(который в это время в открытом состоянии) первой группы и через шестой элемент ИЛИ 7 второй группыподается на единичный вход 58 шестого бистабильного элемента 2 груп пы, который переключает в единичноесостояние и т,д.Переход в единичное состояние бистабильных элементов 2 -2 группызаканчивается после прекращения входных сигналов, Количество переключенных бистабильных элементов группы в,)-м блоке 1 соответствует сумме дли-тельностей входных сигналов, Последний бистабильный элемент 2группыпри установке в состояние логической "1" дает разрешение на формирование импульса. Импульс переноса формируется с помощью четвертого.формирователя импульсов 32 и пятого элемента5 НЕ 38, При появлении на выходе последнего элемента И 3 ,1-го блока навыходе формирователя 32 устанавливается низкий потенциал, который подается на третьи входы всех 6 -б,кроме первого 6и второго 6, элементов ИЛИ первой группы этой (=п)группы.Импульс с выхода пятого элементаНЕ 38 обнуляет все бистабильные элементы группы кроме первого 2 и вто 1рого 21. Первый бистабильные элемент2 группы обнуляется в том случае,если .при этом на входы 59 и 60 суммирования данной группы подача сигна 1 548796Лов обоих операндов окончена, Второйбистабильный элемент 2 группы обнуляется в том случае, если при этомНа входах 59 и 60 суммирования даннойгруппы подача сигнала обоих или одноГо операндов окончена. Импульс перетйоса подается также на вход 57 переноса следукпцей группы, При этом,ес,1 и подача сигнала операндов на входы0суммирования 59 и 60 последующему,(3+1)-му, блоку окончена импульс переноса через элемент И 15 перебрасывает один из бистабильных элементов(1 = 1,2 и) группы последуюЩего блока 1 в единичное состояние,противном случае через элемент14 перебрасывает первый бистабильНый элемент 8 в единичное состояние,"де происходит его запоминание. После20ркончания сигнала операндов на входах 59 и 60 суммирования последующео блока 1 на выходе формирователя12 снова формируется этот импульсПереноса, который переключает соотЬетствующий бистабильный элемент 211"руппы (1+1)-го блока 1,Запоминание импульса в этом слуае необходимо, поскольку в противном случае произойдет наложение вовремени импульса переноса с преды -4 ущего (1-го) блока 1 и сигналов)перандов в этом (+1 )-ом блоке1 . С этой целью в каждом блоке 1включены восьмой 19 и четырнадцатьп25 элементы И, Если в блоке 1 сформирован импульс переноса на выходепятого элемента НЕ 33 и одновременно подается сигнал операндов на входы 59 и 60 суммирования то закрыЭ 40ваются элементы И 1 О, 19, 20 и 25.Тем самым предотвращается одновременное появление единиц на единичный58 и нулевой 48 входы первого 2 и1второго 2бистабильного элементагруппы, В результате первый 2, и второй 2. бистабильные элементы группыостаются в единичном состоянии.Рассмотрим работу устройства привычитании. При поступлении на шины61 и 62 вычитания соответственно50уменьшаемого и вычитаемого низкийсигнал с выхода десятого 43 и одиннадцатого 44 элементов НЕ закрываетсоответственно элементы И 23 и 24, вэто время устройство не Функциониру 55ет, Если на шине 62 вычитания закончился входной сигнал (вычитаемое),то высокий сигнал с выхоца элемента НЕ 44 открывает элемент И 23 и происходит процесс сложения до тех пор,пока существует сигнал на шине 61 вычитания (уменьшаемое). Если на первой шине вычитания 61 прекратился входной сигнал, а на второй шине вычитания 62 продолжается подача сигнала, то высокий сигнал с выхода элемента НЕ 43 открывает элемент И 24,При этом бистабильные элементы 21,группы последовательно устанавливаются в нулевое состояние, начиная с последнего, находящегося в состояниилогической единицы, т.е установкав нулевое состояние происходит в обратном направлении.При обнулении первого бистабильного элемента 2 группы на выходе элемента НЕ 36 Формируется импульс заема. Если при этом окончена подача сигнала операнца на вход 61 вычитания (вычитающее), все бистабильные элементы 2. группы устанавливаются в единичное состояние, в противном случае и-й бистабильный элемент 2и группы остается в нулевом состоянии,Импульс заема подается также на вход60 заема следующего (+1)-го блока,Если в этом блоке окончена подачасигнала операндов.на входы 61 и 62вычитания, то в нулевом состояниипереключается соответствующий бистабильный элемент 2; группы, в противном случае происходит запоминание импульса заема с помощью второго бистабильного элемента 9. Импульс заема вторичио формируется на выходеФормирователя 13 после окончания подачи сигнала операндов на входы 61и 62 вычитания этого же блока,Рассмотренное устройство дает технический эффект, заключающийся в повышении быстродействия как при сложении, так и при вычитании. длительностей импульсов,Формула изобретенияУстройство для сложения длительностей импульсов, содержащее К блоков суммирования, каждый из которых содержит два бистабильных элемента, четыре формирователя импульсов, восемь элементов И, четыре элемента ИЛИ,пять элементов НЕ, элемент ИЛИ-НЕ, группу из и бистабильных элементов, две группы по и элементов И и две группы по и элементов ИЛИ, причем в каждом,)-м (1(Ж ) блоке суммирования каждый-й (16 п) бистабильный элементгруппы соединен прямым выходом с первым входом 1-го элемента И первойгруппы, инверсным выходом - с первымвходом -го элемента И второй группы, входом обнуления - с выходом 1-гоэлемента ИЛИ первой группы, а входомустановки в "1" - с выходом -го элемента ИЛИ второй группы, причем каждый 1-й элемент И первой группы,кроме и-го элемента, подключен вторымвходом к выходу первого элемента Ии первому входу первого элементаИЛИ второй группы, а выходом - к первому входу (+1)-го элемента ИЛИ второй группы, первый вход каждого(1+1)-го элемента И второй группы,вторые входы элементов И второй группы подключены к выходу второго элемента И и первому входу п-го элемента ИЛИ второй группы, .вторые входыэлементов ИЛИ первой группы соединены с шиной обнуления устройства ипервыми входами первого и второгоэлементов ИЛИ, подключенных выходами к входам обнуления первого и второго бистабильных элементов, первыйбистабильный элемент соединен входомустановки в "1" с выходом третьегоэлемента И, а инверсным выходом - свходом первого формирователя импульсов, соединенного выходом с первымвходом третьего элемента ИЛИ, второйвход которого подключен к выходу четвертого элемента И, соединенного первым входом с выходом первого элемента НЕ и вторым входом первого элемента ИЛИ, а вторым входом - с первымвходом третьего элемента И и входомпереноса -1)-го блока суммирования,причем второй бистабильный элементподключен инверсным выходом к входувторого формирователя импульсов, авходом установки в "1" - к выходупятого элемента И, соединенного первым входом с входом заема (+1)-гоблока суммирования и первым входомшестого элемента И, второй вход которого подключен к выходу второго элемента НЕ и второму входу второгоэлемента ИЛИ,выход первого элементаИ второй группы соединен с входомтретьего формирователя импульсов,подключенного выходом к первому входувторого элемента И и входу третьего элемента НЕ, выход которого является вьгходом заема -го блока суммирования и соединен с вторыми входами первых пэлементов ИЛИ второй группы и первым входом седьмого элемента И, подключенного выходом к второму входу и-го элемента ИЛИ второй группы, а вторым входом - к выходу элемента ИЛИ-НЕ и входу четвертого элемента НЕ, выход которого соединен с вторым входом второго элемента И, причем выход п-го элемента И первой группы подключен через четвертый формирователь импульсов к первому входу первого элемента И и входу пятого элемента НЕ, выход которого является выходом переноса ,)-го блока суммирования и соединен с первым входом восьмого элемента И и с третьими входами всех элементов ИЛИ первой группы, кроме первого и второго элементов, а выход восьмого элемента И подключен к третьему входу первого элемента ИЛИ первой группы, о т лич.ающ е е с я тем, что, с целью повышения быстродействия, в каждый 1-й блок суммирования введены с девятого по четырнадцатый элементы И, пятый элемент ИЛИ, с шестого по одиннадцатый элементы .НЕ, элемент И-НЕ и третья группа . из и/2-1 элементов И, причем каждый К-й (1К (и/2.) элемент И третьей группы подключен первым входом к прямому выходу 2 К-го бистабильного элемента группы, вторым. входом - к выходу девятого элемента И, первому входу четвертого элемента ИЛИ и третьим входом первого и второго элементов ИЛИ второй группы, а выходом - к третьим входам (21+1)-го и (21+2)-го элементов ИЛИ второй группы, причем четвертый элемент ИЛИ подключен выходом к второму входу и-го элемента И первой группы, а вторым входом - к выходу первого элемента И, соединенного первым входом с первым входом девятого элемента И, а вторым входом - с выходом третьего элемента ИЛИ и входом шестого элемента НЕ, выход которого подключен к второму входу восьмого элемента И, соединенного третьим входом с выходом элемента И-НЕ и входом седьмого элемента НЕ, причем выход седьмого элемента НЕ соединен с вторым входом девятого элемента И и пер/ вым входом пятого элемента ИЛИ,подключенного вторым входом к выходу12 1548796 Составитель С.КазиновРедактор В.Петраш Техред А.Кравчук Корректор М. Кучерявая е е4 Ю Щ ЕЗаказ 1 42 Тираж.557 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, М(-35, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,101 десятого элемента И и третьему входу третьего элемента ИЛИ, третьим входом - к выходу одиннадцатого элемента И и четвертому входу третьего элемента ИЛИ, а выходом - к входу перво 5 го элемента НЕ и второму входу третьего элемента И, причем десятый элемент И соединен первым входом с шиной сложения первого операнда устройства,первьм входом элемента И-НЕ и входом восьмого элемента НЕ, выход которого подключен к первому входу десятого элемента И одиннадцатыи элемент И соединен первым входом с шиной сложе ния второго операнда устройства,вторым входом элемента И-НЕ и входом девятого элемента НЕ, подключенноговыходом к второму входу десятого элечента И, третий элемент ИЛИ соединен пятым входом с выходом двенадцатого элемента И, подключенного первым входом к шине вычитания первого операнда устройства и входу десятогоэлемента НЕ, а вторым входом - к выходу одиннадцатого элемента НЕ,соединенного входом с шиной вычитания второго операнда устройства и первымвходом тринадцатого элемента И,подключенного вторым входом к выходудесятого элемента НЕ, а выходом - квторому входу пятого элемента И,входу второго элемента НЕ и первому входу элемента ИЛИ-НЕ, соединенного вторым входом с выходом второго формирователя импульсов, а третьим входом - с выходом шестого элемента И,причем четырнадцатый элемент И подключен первым входом к выходу элемента И-НЕ, вторым входом - к выходупятого элемента НЕ, а выходом - ктретьему входу второго элемента ИЛИпервой группы,