Устройство для блокировки информации при включении и выключении электропитания

ОЮЗ СОВЕТСКИХ ОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК С 06.Р 11/2 8 й"ой 0 ИППи.; сл дЦььИПИСАНИЕ ИЗОБРЕТЕНИЯдвторСКом СвидятельСтвМ Е,1 БЛЗОЕдА В.Рирахов амяти в моменты л ти" мации в блок ходных проце Изобретенике и вычислит .бйть использов числительных с которых не доп относится к автомьной технике и моно при построениистем и устройств ык в при включениипитания,тения являетсяти работы устро же влючении элект Целью иэоб ние достовернппева,в орскается потеря ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(56) Авторское свидетельство СССР В 824214, кл. 0 06 Р 11/22, 1978.Авторское свидетельство СССР В 1310825, кл. О 06 Р 11/22, 1985. (54) УСТРОЙСТВО ДЛЯ БЛОКИРОВКИ ИНФОРМАЦИИ ПРИ ВКЛЮЧЕНИИ И ВЫКЛЮЧЕНИИ ЭЛЕКТРО ПИТАНИЯ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении вычислительных систем и устройств, в которых не допускается потеря информации в блоках памяти (ОЗУ) в моменты возникновения переходных процессов при включении и выключении электропитания. Целью изобретения - является повышение достоверности ра боты устройства за счет Фиксации аварии питания при любой блокировке ОЗУ, в том числе и вызванной, снижением уровня питания ниже критического, а также эа счет повьппения помехоустойчивости путем Формирования сигнала "Сброс" без использования дифференцирования напряжения питания. Цель достигается введением новых связей в устройство, содержащее блок контроля питания, блок фиксации аварии питания, блок питания, блок обращения к памяти, ключ защиты и элемент запрета. Устройство нейтрализует действие переходных процессов при включении питания исходной блокировкой ОЗУ по входу "Вызов" и Формированием системного сигнала "Сброс" с момента автоматической Фиксации запитки блока питания и до момента достижения напряжением на выходе блока питания номиналь. ного уровня, после чего автоматически сигнал "Сброс" снимается, а ОЗУ разблокируется. Устройство в рабочем а режиме непрерывно отслеживает состояние системы питания и в момент нарушения ее нормального состояния (сня,тия внешней эапитки блока питания или снижения напряжения на выходе блока питания до уровня ниже критического), защищает ОЗУ путем автоматической блокировки его входа "Вызов" с одновременной Фиксацией аварии питания, переводящей вычислительную систему в исходное состояние сигналом "Сброс" в привязке к концу очередного машинного цикла.1 з.п. Ф-лы, 2 ил., элемент 6 запрета и блок 7 оператив"ной памяти (ОЗУ) системы. Блок 3 содержит элементы 8 и 9 И-НЕ,триггер10, транзисторы 11 и 12, резисторы13 и 14, конденсатор 15. Блок 4 содержит элемент 16 И и триггер 17.Элемент 6 запрета содержит. транзистор 18 и резистор 19. Ключ 5 защитысостоит из резисторов 20 и 21,нелинейного элемента (стабилитрона) 22,транзистора 23 и резисторов 24-26.На фиг.1 обозначены также вход 27 20сигнала анализа аварии питания, выход28 начальной установки (установочного сброса), вход 29 обращения кОЗУ, входы 30 н 31 тактов начала и.конца обращения к ОЗУ 7 и шины 32-36 25ОЗУ 7 оБлок 1 предназначен для выработкистабилизированного напряжения основного канала питания ПИТ (например,5 В), Стабилизация напряжения осуществляется с помощью внутреннего импульсного стабилизатора, в который,включена первичная обмотка импульсного трансформатора, вторичная обмот,ка которого является вспомогательнымвыходом блока 1, Наличие или отсу."- 35(20-40 кГц) на вспомогательном выходе свидетельствуетсоответственно оналичии или отсутствии запитки блока1. При этом напряжение на основномвыходе ПИТ из-за наличия накопительных емкостей соответственно нарастает или спадает экспоненциально, т.е.изменяется с запаздыванием относи,тельно вспомогательного выхода бло-,ка 1.Блок 2 предназначен для преобразования импульсов высокой частоты навходе в потенциал высокого уровня на 50,выходе и представляет собой амплитуд,ный детектор, например, в виде последовательно включенного полупроводни"кового диода и нагрузки (резистора),шунтированной емкостью. При отсутствии импульсов на входе блока 2 ка55его выходе действует низкий уровень,Блок 3 предназначен для выдачи,сигнала низкого уровня в качестве сигнала установочного сброса системы,сразу после включения питания, а также сигнала низкого уровня в качестве сигнала оповещения об аварии питания в результате отключения питанияблока 1 или блокировки информацииОЗУ 7. В промежутке между указаннымисигналами низкого уровня выдаетсясигнал высокого уровня как свидетель"ство нормального состояния питанияустройства. Указанные сигналы формируются на прямом выходе триггера 1 О,состояние которого определяется наличием низких потенциалов (лог,О)на его входах, а именно;- наличие лог. О на установочномвходе (при любых состояниях входовсброса) определяет запись в триггере 10 лог. с высоким потенциалом наьыходе;- наличие лог,1 на всех входахтриггера обеспечивает его состояниенеизменным;- наличие лог. 0 на любом входесброса при наличии лог.1 на установочном входе определяет запись втриггере 10 лог,О с низким потенциалом на выходе.Открытое состояние транзистора 12определяет состояние лог.О первоговхода сброса, что возможно, еслитранзистор 1 закрыт, а на базу транзистора 12 поступает высокий потенциал через резистор 13, Если высокийпотенциал поступает и на базу транзистора 11, то он открывается и зак рывает транзистор 12, снимая приэтом потенциал нуля с первого входа .сброса.Потенциальное состояние установочного входа и второго сброса определяется состоянием соответственно элементов 8 и 9 И-НЕ, Активно-емкостнай цепь на элементах 14 и 15 является элементом задержки, необходимостьиспользования которого связана с возможностью появления случайных сигналов на выходе триггера 10 при нарастании напряжения на шике ПИТ послевключения питания, Этим обеспечивается однозначность управления первымвходом сброса на время исходной установки триггера 1 О,Блок 4 предназначен для выдачи сиг-"нала низкого уровня в качестве ситпапа разрешения обращения. или сигналавысокого уровня в качестве сигналаблокировки обращения.Указанные сигна 5 15222лы под воздействием управляющих входов блока 4 Аормируются с помощьютриггера 17, состояние инверсного выхода которого определяется наличием,логических уровней на его входах,а именно:- наличие лог.О на любом входесброса (при любом состоянии установочного входа) определяет запись втриггере 17 лог.О с.высоким уровнемна инверсном выходе;- наличие лог.1 на обоих входахсброса и лог,О на установочном входеопределяет запись в триггере 17лог.1 с низким уровнем на инверсномвыходе;- наличие лог.1 на всех входахтриггера обеспечивает его состояниенеизменным. 20Ключ 5 предназначен для отслеживания величины напряжения шины ПИТ иобеспечивает на обоих выходах формирование сигналов низкого уровня, еслинапряжение шины ПИТ ниже величины, 25требуемой для надежной работы системы, или сигналов высокого уровня,если напряжение шины ПИТ близко к номинальному значению. Указанные выходныесигналы определяются состоянием нелинейного элемента 22 (например,стабилитрона) и подбором резисторов 20 и21 входной цепи ключа 5, При значениивходного напряжения ниже пороговогоуровня стабилитрона 22 закрыт; засчет малых токов падение напряженияна резисторе 20 мало; транзистор 23заперт и препятствует проникновениюнапряжения со входа ключа 5 на еговыходы, к которым через резисторы 24и 25 прикладывается низкий потенциалобщей шины,При значении входного напряженияПИТ, равном или превышающем заданныйпороговый уровень питания, стабилитрон 22 включается, резко возросшийток создает на резисторе 20 падениенапряжение, достаточное для отпирания транзистора 23, через которыйвходное напряжение ключа 5 проникаетна оба его выхода. Элемент б предназначен для.выдачи сигнала "Запрет" низкого уровня или сигнала "Вызов" высокого уровня, 55 Состояние выхода элемента б определяется логикой управления, а именно:- наличие лог,О на управляющем входе элемента б, связанного с его 12 6выходом непосредственно, однозначноопределяет сигнал "Запрет"ф- наличие лог.1 на базовом входетранзистора 18 обеспечивает открытоесостояние транзистора и сигнал "Запрет" на выходе элемента 6;- наличие лог.О на базовом входетранзистора 18 запирает транзистор,а наличие при этом лог.1 на управляю-,щем входе элемента 6 обеспечивает сигнал "Вызов" на выходе.Блок 7 оперативной памяти с адресными 33 и.инАормационными 32 входными шинами, информационными выходными шинами 36, а также управляющими шинами 34 "Запись-считывание" и 35 "Вызов" может быть выполнен на стандартных электронных элементах памяти с малым током потребления в режиме хранения информации с использованием дежурного источника питания илина магнитных сердечниках. Однако обавида ОЗУ требуют блокировки (защиты)от переходных процессов, возникающих в системе при включении-отключении или аварии электропитания, чтобыисключить искажения информации в ОЗУ.Устройство работает следующим образом,До включения электропитания ОЗУ7 заблокировано, так как на его входе 35 действует потенциал общей шины, поступающей с выхода ключа 5 через элемент 6 (Аиг.2), т,е. обеспечивается режим "Запрет".Момент включения электропитания(С , Аиг.2) фиксируется появлениемимпульсов высокой частоты на вспомогательном выходе блока 1 питания,которые в блоке 2 преобразуются в потенциал высокого уровня (И 2,фиг.2).В блоке 3 транзистор 11 закрыт, атранзистор 12, на базу которого через резистор 6 поступает высокий потенциал с выхода блока 2, открывается и обеспечивает уровень лог.О напервом входе сброса триггера 1 О(И 12, Аиг.2).Напряжение шины ПИТ на основномвыходе блоканарастает экспоненциально (И 1, Аиг.2) и при достижении уровня, минимально необходимогодля управления логическими элементами (1, фиг.2), вызывает установкупоследних в исходные состояния, одновременно удерживая ключ 5 также висходном состоянии, Нулевой потенциал с выхода последнего определяетединичное состояние выходя элемента.8 И-НЕ (ИВ, Фнг.) и установочноговхода триггера 1 О,. благодаря чемупоследний под воздействием упомяну 5того выше нулевого потенциала на входе сброса устанавливается в нулевоеисходное состояние, автоматическиобеспечивая на выходе 28 сигнал уста.новочного сброса системы (ИЗАиг.2) 10низкого уровня,Этим же сигналом "Сброс" триггер17 блока 4 устанавливается в нулевое состояние с высоким потенциаломна инверсном выходе, который, попадая через резистор 9 в базу транзистора 18 открывает последний, чемподтверждает исходное состояние с низким потенциалом ня выходе элемента 6,Напряжение на шине ПИТ, продолжаянарастать, достигает заданного нижнего уровня питания системы (1 ,Фиг.2),что создает в схеме ключа 5 условиядля включения стабилигроня 22 и отпирания транзистора 23. На выходах ключа 5 возникает сигпял высокого уровня (И 5, Фиг.2), который не изменяетсостояния на входе 35, ОЗУ 7 таккЯк транзистор 18 открыт сохраняется режим "Запрет" но з то в блоке ",г3 изменяет сОстОяние элемента 8 И-НЕна нулевое (И 8 йи-,2), тяк как те перь на обоих его :;.одах действую;, сигналы высокого -ровня,. В результа те на установочный вход триггера О. 4 . г. " 1.поступает сигнал лог,0 "то однозначно (независимо от состояния входясброса) создает на выхоце этого триггера сигнал высокого уровня (И 3,Фиг 2) а наличие его ня выходе 28устройства воспринимается системойкяк сигнал включения (режим Пуск ),н И 1разрешающий выполнение заданных операций с доступом к инйормации ОЗУ 7.45этого моментЯ (1, йиг.2) устройство переходит в рабочее состояние я именно.- в блоке 4 снимается активный потенциал лог.0 с входа сброса триг 5 О гера 17 подготавливая его к восприятию сигналов управл=ния системы по входам 29-31. Доступ к ОЗУ 7 обеспечивается переводом триггера 17 в единичное состояние и запиранием транС вистора 18. При этом на выходе 35 действует высокий потенциал разрешения с выхода ключа 5.поступающий через элемент б (И 5 ИЬ,: йиг,2):- в блоке 3 через активпо-емкостную цепь 14, 15 открывается транзистор 11, что закрывает транзистор 12,снимая активный потенциал лог.0 с первого входа сброса триггера 10 (И 12, йиг,2);- Формируемый системой в конце каждого машинного цикла входной сигнал анализа аварии питания (ААП), попадая со входа 27 устройства (И 27, Фиг.2) на вход элемента 9 И-НЕ, не меняет его единичное состояние, так как на другом входе этого элементадействует нулевой потенциал с выходаэлемента 8 И-НЕ, т.е. на втором входе сброса триггера 10 поддерживается сигнал высокого уровня (И 9, йиг,2).Выход системы из описанного рабочего состояния с блокировкой инФормации ОЗУ обеспечивается устройствомв двух случаях:- при снятии (аварии) внешнейзапитки блока 1 питания (1,Фиг.2);- при возникновении в системе ситуации, вызывающей критическое снижение напряжения шины ПИТ (С,Фиг,2),В первом случае (авария) момент ОтключечиЯ эапитки блокЯ 1 (1 а Фиг,2) Аиксируется по исчезновении импульсов высокой частоты на вспомогательном выходе блока 1 и снятии потенциала высокого уровня с выхода блока 2 (И 2, Фиг,2), В блоке 3 этопереводит элемент 8 И-НЕ в единичноесостояние (И 8, фиг.2), что освобождает установочный вход триггера 10 отдействия активного нулевого потенциала и подготавливает элемент 9 И-НЕ кприходу очередного сигнала АПП системы (И 27, Фиг.2).Одновременно напряжение на линеПИТ (основном выходе блока 1) начинает спадать экспоненциально,некотороевремя удерживаясь в пределах заданного допуска (И 1, Аиг,2), что сохраняет высокий потенциал на выходе ключа 5 (И 5, йиг.2) и работоспособность системы в целом, которая, завершая очередной машинный цикл, Аормирует на входе 27 сигнал ААП (И 27, Фиг,2). В результате в блоке 3 срабатывает элемент 9 И-НЕ (И 9, Аиг,2),с выхода которого сигнал лог.0 переводит триггер 10 в нулевое состояние (И 3, йиг.2) с низким потенциалом на выходе 28 устройства (режим "Сброс" ), чем сообщает системе о Факте снятия питания. Блокировка инФормации ОЗУ 7обеспечивается автоматически путемсброса триггера 17 и открытия транзистора 18, На выходе 35 действуетсигнал низкого уровня режим "Запрет"Р 5(Иб, .Фиг.2).При последующем (1, Фиг.2) снижении напряжения ПИТ ниже допустимогопредела восстанавливается закрытоесостояние стабилитрона 22 и транзистора 23, что обеспечивает потенциалнизкого уровня на выходе ключа 5(И 5, йиг.2) и подтверждает через элемент 6 блокировку ОЗУ 7,Во втором случае (неисправностьпо шине ПИТ) высокий потенциал на выходе блока 2 сохраняется (1 ,йиг,2),а напряжение на основном выходе блока 1, снижаясь, достигает критического уровня (С ,Фиг,2), что вызываетзапирание ключа 5 (пунктир И 5,фиг.2),низкий потенциал с выхода которогоблокирует через элемент б (пунктирИб, йиг.2) ОЗУ 7.С другого выхода ключа 5 низкий 25потенциал попадает в блок 3, где переводит элемент 8 И-НЕ в единичноесостояние (пунктир ИЗ,Фиг.2) и подготавливает элемент 9 И-НЕ. Приход очередного сигнала ААП (И 27, фиг.2),свидетельствующего об окончании очередного машинного цикла системы, переводит через элемент 9 И-НЕ (пунктирИ 9, йиг.2) в нулевое состояние триггер 10, низкий потенциал на выходекоторого (пунктир ИЗ, Фиг.2) сообщает системе через выход 28 устройствао наличии блокировки ОЗУ из-за неисправности в шине питания.ДоФормула изобретения 1. Устройство для блокировки инйормации при включении и выключении электропитания, содержащее блок конт роля напряжения, блок йиксации аварии питания, блок обращения к памяти, элемент запрета, ключ защиты и источ-. ник питания, причем первый основной выход блока питания является шиной питания системы и соединен с входом ключа защиты, а второй вспомогательный выход через блок контроля соединен с первым входом состояния Фиксации аварии питания, второй вход состояния и выход которого являются входом и выходом устройства соответственно для задания режима устройства и начальной установки системы, выход блока Фиксации аварии питания соединен с входом сброса блока обращения, группа входов которого является группой входов состояния обращения к памяти устройства, а выход соединен с инйормационным входом элемента запрета, вход управления которого соединен с первым выходом ключа защиты, выход элемента запрета является выходом устройства для подключения к входу разрешения обращения блока оперативной памяти системы, о т л и ч а ющ е е с я тем, что, с цельюповышения достоверности работы устройст-, ва, вход блокировки блока йиксации аварии питания подключен к второму выходу ключа защиты.2. Устройство по п,1, о т л и - ч а ю щ е е с я тем, что блок. фиксации аварии питания содержит два элемента И-НЕ, два транзистора, два резистора, конденсатор и триггер,причем выход триггера является выходом блока,и соединен через первый резистор с базой первого .транзистора, которая соединена через конденсатор с эмиттерами первого и второго транзисторов и шиной нулевого потенциала питания блока, база второго транзистора соединена непосредственно с коллектором первого транзистора и через второй резистор с первым входом первого элемента И-НЕ и первым входом состояния блока, коллектор второго транзистора соединен с первым входом сброса триггера, второй вход сброса которого соединен с выходом второго элемента И-НЕ, первый вход которого является вторым входом состояния блока, установочный вход триггера соединен с вторым входом второго элемента И-НЕ и выходом первого элемента И-НЕ, второй вход которого является входом блокировки блока.1522212 вв явам и Редак Корректор В.К А,Долин Подпи Тираж 668 ГКНТ ССС брет 31Производственно-издательский комбинат Патент , г. Ужгород,гарина, 10 Заказ 6964/46ВНИИПИ Государственно11303 ставитель В,Вертлибхред Л, Сердюковакомитета по иМосква, Жиям и открытиям пря наб., д, 4/5