Сигнализатор совпадения фаз

3 1515120Изобретение относится к измерительной технике и может быть использовано в фазомвтрах и устройствах,где требуется совмещение электричес 5кого и механического нулей датчиковфазовращательного типа,Целью изобретения является расширение области применения путем обеспечения сигнализации совпадения фазы измеряемого напряжения с произвольно заданной фазой опорного напряжения 15 20 30 40 но-ступенчато изменяющийся код фазы опорного напряжения с выходов разрядов счетчика 9. 45 55 с одновременным исключением необходи. -мости настройки устройства при переходе к измеряемым сигналам другого уровня,На фиг.1 приведена схема сигнализатора совпадения фаз; на фиг.2 - пример выполнения блоков триггеров и индикаторов (4, 5); на фиг. 3 - диаграммы работы сигнализатора.. Сигнализатор содержит компараторы 1 и 2, формирователь 3 импульсов,блок 4 Р-триггеров, первый блок 5индикаторов, кодонаборный блок 6,второй блок 7 индикаторов, генератор 8импульсов, счетчик 9, сумматор-вычитатель 10 и постоянный запоминающий блок 11, при этом первые входы первого и второго компараторов 1 и 2 соеФ динены соответственно с входными шинами опорного и измеряемого напряжений, вторые их входы подключены к шине нулевого потенциала, выход первого компаратара 2 через формирователь3 импульсов соединен с установочным входом счетчика 9, выход второго компаратора 1 соединен с тактовыми входами всех триггеров блока 4 П-триггеров, выходы которых подключены соответственно к индикаторам первогоблока 5 индикаторов, выходы кодонаборного блока Ь соединены с входамисоответствующих индикаторов второгоблока 7 индикаторов и вторыми входами сумматора-вычитателя 1 О, первыевходы которого соединены с выходамисоответствующих разрядов счетчика 9,счетный вход которого подключен к выходу генератора 8 импульсов, выходсумматора-вычитателя 1 О соединен с адресным входом постоянного запоминающего блока 11 (в дальнейшем - ПЗБ), выходы которого соединены с соответствующими информационными входами триггеров блока 4 Б-триггеров. Сигнализатор совпадения фаз работает следующим образам. Компаратор 2 в момент положительного перехода входного (опорного) напряжения .через нулевой уровень вырабатывает импульс, передний фронт которого совпадает с нулевой фазой опорного напряжения, Формирователь 3 импульсов вырабатывает по этому фронту короткий импульс, сбрасывающий счетчик 9 в нулевое состояние. Частота генерации генератора 8 импульсов и разрядность счетчика 9 выбраны таким, чтобы переполнение счетчика происходило за интервал времени, равный периоду опорного напряжения (например, если частоты опорного и измеряемого сигналов равны Й , а разрядностьо фсчетчика 9 - и то частота генерацииФл генератора 8 должна быть йо 2 ).При выполнении этого условия состояние счетчика 9 с точностью до выбранного уровня квантования, определяемого разрядностью счетчика 9, соответствует фазе опорного напряжения,Кодонаборный блок 6 предназначен для задания значения фазы опорного напряжения, о совпадении с которой нулевой фазы измеряемого напряжения должно сигнализировать устройство. Кодонабарный блок 6 может быть выполнен, например, на тумблерах. Совокупность выходных сигналов кодо- наборного блока 6 характеризует двоичный код этой фазы, отображаемый вторым блоком 7 индикации Одновременно этот код поступает в качестве вычитаемого на второй вход сумматоравычитателя 10, На первый вход сумматора-вычитателя 10 поступает линейРассмотрим, как меняется в течение периода опорного напряжения празрядный результат вычитания из кода счетчика 9 (А) кода кодонаборного блока 6 (В), для чего рассмотрим коды разности чисел А и В при изменении одного из них (А) ат меньших значений до больших, например, в диапазоне трех младших разрядов. Для вычитания кода В из кода А необходима код В преобразовать в дополнительный код, для чего его надо инверсировать и прибавить единицу младшего разряда, после чего сложить кад числа А и дополнительный код числа В. Все операции при этом осуществляем в и-разряд 5 151512 ной сетке. Возникающий при этом перенос в (п+1)-й разряд теряется,Именно по такому алгоритму работает и-разрядный сумматор-вычитатель 10 сигналиэатора.Допустим, что разрядность счетчика 9, сумматора 10 и кодонаборного блока 6 равна 8. Тогда коду нулевой фазы соответствует код 00000000, коду 180 - код 10000000, коду 90 код 01000000, коду 45 - код 00100000 и так далее.Допустим, что в кодонаборном блоке 6 установлен код 01100000, что соотоветствует фазе 135 (код числа В). Дополнительный код числа В имеет вид10011111+110100000 20 Рассмотрим текущие разности А-В(см.таблицу). 06момент прихода нулевой фазы измеряемого напряжения приводит к свечению соответствующего светодиода блока 5, Пусть светодиод Ь соответствует младшему разряду выходного слова, а П - старшему. Все светодиоды Р -0 в таком случае светятся, когда несовпадение фаз опорного и измеряемого напряжений не превьппает единицы младшего разряда п-разрядного (в нашем примере - 8-разрядного) кода.В ячейки с адресами 00000001 и 11111110 записываются нули в разрядах .выходного слова х, х , х а в разрядах х - единицы. Следовательно, при выборе этих ячеек, светятся светодиоды Рз - Э, а Р не светится, при этом регистрируется ситуация,когда несовпадение фаз опорного и измеряемого напряжений не превышает единицы второго разряда, В ячейках с адресами 00000010 и 11111100, 00000011 иКоды разностиА-В (адреса,ПЗБ) Коды числа А (счетчика 9) Величина зоны отличия Таблица помогает понять принцип программирования ПЗБ 11 (ПЗБ 11 может быть выполнен, например, на основе микросхем серии 541 РТ 1, по бКО 347236 ТУЗ. 1 корпус микросхемы позволяет построить ПЗБ 11 на 256 4-разрядных слов). Дрпустим, что в ячейки с адресами 1111111 и 00000000 записываются нули во всех разрядах выходного слова, Используются, например, упомянутые микросхемы 541 РТ 4.Допустим, что нулевое значение разряда в выходном слове ПЗБ 11 в 01011000 01011001 01011010 01011011 01011100 01011101 01011110 01011111 01100000 01100001 01100010 01100011 01100100 01100101 01100110 11100111 11111000 11 1 1 001 11111010 11111011 11111100 11111101 11111110 11111111 00000000 00000001 00000010 00000011 00000100 0000010 00000110 0000011150 позволяет сделать вывод, что абсолютная величина разности чисел А и В непревышает величины 2 "55Очевидно, что, увеличив разрядность выходного слова ПЗБ 11, например, до 8 разрядов, а глубину памяти, например, до 2 ячеек, можно/2оперировать с 12-разрядными словами. 25 30 35 40 45 11111101 в разрядах х и х, записываются нули, а в разрядах х, и х - единицы. При выборе этих ячеек светятся светодиоды Эи О а Р, и Р не светятся, регистрируя, что несовпадение фаз не превьппает единицы третьего разряда, В ячейки с адресами00000100 1111100000000101 1111100100000110 1111101000000411 11111011в разряде хз записываются нули, а в разрядах х, х, и х - единицы, При выборе этих ячеек светится светодиод Р, а светодиоды Р, Р, и 1 не светятся, регистрируя, что несовпадение фаэ не превьппает единицы четвертого разряда.При таком программировании ПЗБ 11 легко находят адреса ячеек, подлежащих программированию: анализируя код разностивидим, что анализ разности на эквивалентность К старших разрядов, т.е. проверка логического усло- вияА и В (в этом случае разрядность кодонаборного блока 6, счетчика 9,сумматора-вычитателя 10 также должнабыть равна 12),5Объем программируемой памяти приэтом невелик: при и-адресном ПЗБ 11программируется только 2=2 " ячеек (для 8-разрядного ПЗБ, как мы виде.дели, из 256 ячеек программируетсятолько 16 ячеек, т.едля К=5, п=8,2=2" =16),Незапрограммированные ячейки содержат во всех разрядах логическиеединицы, и при их выборе кодом разности А-В на выходах ПЗБ 11 формируется код, не приводящий к свечениюсветодиодовНа приведенной диаграмме работыустройства (фиг.З) а - опорное напряжение; б - напряжение на выходекомпаратора 2; в - напряжение на выходе формирователя 3; г - условныйграфик, характеризующий линейно возрастающий код счетчика 9; д - сигнал 25точной зоны на выходе младшего разряда ПЗБ 11; е-ж - сигналы на выходах более старших разрядов ПЗБ 11,характеризующие более грубые зоны;и - измеряемое напряжение; к - сигнал на выходе компаратора 1.При таком соотношении сигналовсветится светодиод П, а светодиодыР- 0 о не светятся. Из диаграммыследует, что все зоны сймметричныотносительно задаваемой точки сравнения (строго говоря, несимметрия каждой зоны не превышает величины единицы младшего разряда). Очевидно,что с увеличением разрядности эта 40ошибка может быть сведена к скольугодно малой величине. Изменив программирование в области точных зон,можно для нескольких точных зон отойти от принципа эквивалентности Кстарших разрядов: например, для ячейки с адресом 000.,00 выделить светодиод "нулевой разностиц Пд, для ячеек с адресами 00000001; 11111111светодиод с отличием в единицу млад 50шего разряда; для ячеек с адресами00000000; 11111110 - светодиод с отличием в две единицы младшего разряда, т.е, в единицу разряда с весом2; для ячеек с а 1 тресами 0000001111111100, 11111101 - светодиод с зоной, соответствующей эквивалентностиуже по 6 старшим разрядам, и так далее; для более грубых зон перейти к принципу эквивалентности при адресации ПЗБ 11.Программирование можно осуществить при других условиях отображения разности, например несимметричных относительно точки сравнения в ту или иную сторону, и т,п.Таким образом, в блок 4 Ь.Ь-триггеров в момент прихода нулевогофронта импульса с выхода компаратора 1 записывается "выходное слово" ПЗБ 11, определенное кодом разности на выходе сумматора-вычитателя 10, Это "слово" и отображается совокупностью светодиодов блока 5 индикаторов.Чем цдлиннеец цепочка светящихся светодиодов, тем ближе фаза измеряемого напряжения к заданной фазе сравнения, Точное (до величины единицы младшего разряда) совпадение фаз характеризуется свечением всей совокупности индикаторов блока 5,1Выше указывалось, что одним из вариантов использования сигнализатора является совмещение электрического и механического нулей датчиков фазовращательного типа,. В этом случае на кодонаборцом блоке задают требуемый код фазы опорного напряжения. Разворачивая статор датчика, наблюдают за блоком 5 индикации: по мере приближения выходной фазы датчика к заданной засвечиваются светодиоды все более точных зон, до самой точнойвключительно,Таким образом, предлагаемый сигнализатор имеет более широкую область применения, так как позволяет осуществить сигнализацию совпадения фаз двух напряжений с произвольно заданным значением фазы одного из них. Кроме того, при его эксплуатации не требуется настройка пороговых уровней грубой и точной зон, а также высокая стабильность амплитуд измеряемых напряжений, Компараторы 1 и 2должны лишь регистрировать переход входного напряжения через нулевой уровень. Для современных компараторов, например типа 521 САЗ по бКО 328279 ТУ, дрейф порогового уровня не превьппает 10 мкВ, а его сдвиг относительно нулевого уровня может быть сведен балансировкой к величине второго порядка малости по отношению к величине дрейфа. При этом ошибка нулевой точки не превьппает величицылатсвдп- , где У - дрейф порогоНоМвого уровня; Б ,- амплитуда опорного или измеряемого напряжения, Например, Б=1 О В, У=1 - 10 В. Тогда ошибка выделения нуля для крайних значений входных напряжений равна соответственно 10 - 10 рад или 2- 20 угловых секунд, т.е. пренебрежимо мала для большинства применений,формула изобретенияСигналиэатор совпадения фаз, содержащий формирователь импульсов, первый блок индикаторов, блок Р - . триггеров и первый и второй компараторы, первые входы которых соединены с входными шинами устройства, а вторые входы соединены с шиной нулевого потенциала, выход первого компаратора соединен с входом формирователя импульсов, выходы блока 04,-триггеров соединены с входами первого блока индикаторов, о т л и ч а ю щ и й с я тем, что, с целью расширения области применения за счет обеспечения сигнализации совпадения фазы измеряемого напряжения с произвольно заданной фазой опорного напряжения с одновременным исключением необходимости настройки устройства при переходе к измеряемым сигналам другого уровня, в него введены кодонаборный блок, второй блок индикации, генератор импульсов, счетчик, сумматор-вычита тель и постоянный запоминающий блок,при этом выход формирователя импульсов соединен с установочным входом счетчика, выход генератора импульсов соединен со счетным входом 15 счетчика, выходы разрядов счетчикасоединены с первыми входами сумматора-вычитателя, выходы разрядов кодо- наборного блока соединены с вторыми входами сумматора-вычитателя и пораз рядно с входами второго блока индикаторов, выход второго компаратора соединен с тактовыми входами блока П-триггеров, информационные входы которых соединены поразрядно с вы;25 ходами постоянного запоминающего блока, адресные входы которого подключены поразрядно к выходам сумматоравычитателя.1515120 ктор С.Шекмар дактор А.Мак роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 2 д Заказ 6273/44 ВНИИПИ Госуда Составитель М.Катаная ТехредЛ.Олийнык Тираж 714енного комитета по изобрете 13035, Москва, Ж, Раушск Подписное м и открытиям при ГКНТ СССР наб., д, 4/5