Матричный коммутатор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО,149 15/164 Ис ЕНИЯ КА СКО ин рупст примнадрой каждвых(54) ИАТРИЧ (57) Изобре лительной т автоматическ ционным сис 1 Й КОММУТА ение относ ыч исн хнике, в частност ммутааспре ентам им и цифров емам, обесп ым коечив атноеу элем нен ИЛИ аллельно е.юие инф и приоритрмации междорных ЭВМ по ю изобог оп роцес Изобретение о тельной технике эовано для парал тетного распреде язи, абомежду элементам босокращениежиме свобод изобретениянастройки в ремени ого по ска каналов 2 -онно коммутаторя функциоц". При этомскорость ивание емкости ит без изменен структуры матр ски сохраняетс и на г рупп ов ые ется постоянно происхо на альноирак тичастройкая ост ути- триканалы, котом инималь ной ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Е И ОБРЕ ВИДЕТЕЛЬСТВУ(71) Днепродзержинский индустриальный институт им. М.И. Арсеничеваи МВТУ им, Н.Э. Баума.за(56) Авторское свидетельство СССРВ 760074, кц. С 06 Г 15/16, 1980.Авторское свидетельство СССРУ 13 63454, кл . Н 03 К 1 7/04,С 06 Р 15/16, 1986. носится к вычисли может быть исполь ельного и приориения информации вычислительных си 2ретения является сокращение времей настройки в режиме свободного паис ка каналов. Цель достигается тем,практически остается постоянно имальной скорость настройки на повые каналы, когда одновременно анавливаются связи Как между, наер., десятью, так и между шестцатью внешними абонентами, устство дополнительно содержит мату из узлов запоминания запросов, ый из которых содержит входы и оды сброса и блокировки, причем оды сброса и блокировки подклю к своим входам сброса и блокики всех последующих узлов запомиия волн, а выходы сброса и блокики узлов запоминания волн соеди-через соответствующие элементы с выходами сброса и блокировки горизонтали и вертикали устрой- а. 2 з.пф-лы, 3 ил. и в тех же случаях, когда одновменно устанавливаются внешниенапример, как между 10 внешнимнентами, так и 16 (и т.д,) . Заэтого производительность можетрасти приблизительно в 1,5-2 рпри настройке групповых каналолее 4.На фиг . 1 представлена блокматричного коммутатора; на фигфункциональная схема коммутациго узла; на фиг . 3 - функционасхема узла запоминания запросоКоммутатор содержит КР комруемых входов-выходови 2, м3 1499364 Цу 3 (КР) узлов 4 коммутации, блок ,управления, выполненный в виде матри- цы 5 (КкР) узлов 6 .запоминания запросов, первую 1 и вторую 8 группы элементов ИЛИ, вход 9 и выход 10 сброса коммутатора, вход 11 и выход 12 блйсировки коммутатора, третью 13 и четвертую 1 4 группы элементов ИЛИ, вход 15 и выход 16 сброса, вход 10 17 и выход 18 блокировки коммутатора, выходы 19 и 20 сброса и блоки" ровки соответственно, входы 21 и 22 запросов, тактирующие входы 23-25, вход 26 общего сброса. 15Узел 4 (фиг . 2) содержит КЯ-триггер 27, группу ключевых транзисторов 28 и элемент 29 задержки.Узел 6 (фнг, 3)содержит КЯ-триггер 20, многовходовый элемент ИЛИ 31,20 два многовходовых элемента И 32 и 33,элемент ИЛИ 34 и два двухвходовых элемента И 35 и 36. Работа устройства происходит в сле дующих четырех основных режимах:возбуждение и запоминание всехвозможных каналов между свободнымивходами 21 и 22;фиксация корневых вершин прямоугольных деревьев на матрице 5 устройства,одновременная фиксация параллельных каналов между группой свободныхгоризонтальных 1 и вертикальных 2коммутируемых входов-выходовф,разрушение всех волн в матрице 5коммутатора,Для выполнения первого режима формируется потенциал на первом входе ,4 р23 синхронизации, который в узлах 6матрицы 5 открывает второй многовходовый элемент И 33, последний дол-жен быть также открыт потенциаламисо свободных горизонтальных сигнальных входов, свободных вертикальныхсигнальных входов 23 и управляющеговхода узла 6, Появление потенциаловна управляющих входах узлов 6 определяется наличием потенциалов на .управляющих выходах коммутационных узлов 4. Действительно, если триггер27 находится в нулевом состоянии, то"на его выходе К - высокий потенциал,который и.включает свой узел 6. Всвою очередь, на выходе Я данногоКЯ-триггера 27 присутствует нулевойпотенциал, который закрывает группуключевых транзисторов 28 и тем самым исключает наличие каналов между коммутируемыми входами-выходами 1 и 2.Таким образом, на всех свободных входах 21 и 22 присутствуют потенциалы, которые записываются через вторые многовходовые элементы И 33 в триггеры 30 только тех узлов 6 матрицы 5, которые связаны с невключенными узлами 4 матрицы 3 (как отмечено вышее, включенными считаются те узлы 4, в которых КЯ-триггер 27 находится в единичном состоянии) . Следовательно, в конце первого режима запоминаются в триггерах 30 соответствующих узлов 6 матрицы 5 все возможные каналы между. свободными горизонтальными 21 и вертикальными 22 входами. Причем для них считается, что они имеют разный приоритет для дальнейшего их включения в конечный канал, т.е, для горизонтальных входов 21 на фиг . 1 сверху вниз, а для вертикальных входов 22 слева направо;Исходя из последнего, рассмотрим переходные процессы, протекающие по сле включения триггеров 30 соответствующих узлов 6. Так, в самом верхнем и левом возбужденном узле 6 матрицы 5, находящемся, например, во второй строке и первом столбце, оказывается включенным первый многовходовый элемент И 32 в связи с тем, что на него не поступают нулевые потенциалы с входов блокировки данного узла 6, и, наоборот, присутствует высокий потенциал с прямого выхода КЯ-триггера 30. Следовательно, на выходе первого многовходового элемента И 32 и выходе 19 сброса появ ляются высокие потенциалы. С другой стороны, выход 20 блокировки данного узла 6 обнуляется, так как на него через элемент ИПИ 34 поступают нулевые потенциалы с инверсного выхода триггера 30 и инверсного выхода элемента И 32. Поэтому нулевой потенциал с выхода 20 блокировки данного узла 6 поступает на все остальные включенные узлы 6 искомого столбца (в данном случае первого) и необходимой строки (второй).В результате, из включенных узлов 6 выделяется прямоугольне прадерево, у которого корневой вершиной является тот узел 6, в котором выход 19 сброса находится в единичном состоянии, а выход 20 блоки5 14993 ровки " в нулевом состоянии. В то же время в остальных возбужденных узлах 6, относящихся к одному прадереву, выход 1 9 сброса находится в нулевом состоянии, так как на соответствующие элементы И 32 с входов блокировки поступают нулевые потенциалы. Однако тогда инверсный выход данных элементов И 32 находится в возбужденном 10 состоянии.и потенциал с него через элемент ИЛИ 34 поступает на выход 20 блокировки и в связи с этим остальные включенные узлы 6 данного прямоугольного прадерева не влияют на образо ванне корневых вершин в Формируемых прямоугольных деревь ях. Окончательно можно сказать, что на матрице 5 потенциалы с выходов 19 и 20 включенных узлов 6 выделят ровно столько 20 прямоугольных прадеревьев, сколько на данный момент в первом режиме было возбуждено горизонтальных 21 или вертикальных 22 сигнальных входов.При этом в каждом прадереве корневой 25 ,вершиной является включенный узел 6, находящийся в вершине прямого угла,45 При выпоЛнении второго режима возбуждается второй тактовый вход 24, ЗО потенциал с которого во всех узлах 6 открывает второй двухвходовый элемент И 36, на второй вход которого может поступить потенциал сброса с многовходового элемента ИЛИ 31. Очевидно, что такой потенциал сброса поступает всегда только с выходов 19 сброса тех узлов 6, которые в прадеревьях находятся левее в строках и ниже в столбцах по сравнению с кор- невыми вершинами. В узлах 6,. относящихся к корневым вершинам, он не возникает и, следовательно, в них через открытый элемент И 36 не происходит переброс включенного триггера 30 в нулевое состояние. Наборот,во всех остальных узлах 6, не относящихся к корневым вершинам, происходит через элемент ИЛИ 31, открытый элемент И 36 и второй вход сброса переброс триггеров 30 в нулевое состояние. В конце второго режима эа счет,оставшихся включенных узлов 6 фиксируются все одинарные возможные каналы от свободных К, горизонтальных 21 к55 свободным К вертикальным 22 входам, Причем, еслй К.,з К, то число одинарных зафиксированных каналов равно К а при К, 4 К оно равно К,. 64 В третьем режиме происходит перезапись единичных состояний триггеров. 30, включенных в предыдущем режиме, в триггеры 27 своих узлов 4,Для этого возбуждается потенциал натретьем тактовом входе 25, которыйзатем открывает первые двухвходовыеэлементы И 35. Через них считываются единичные потенциалы с прямых выходов включенных триггеров 30 на управляющие выходы соответствующих уз"лов 6 и затем далее через управляющие входы необходимых узлов 4 записыгв аются в триггеры 27, После этогосчитается, ч 1 о зафиксированы групповые связи (размером К 1 или К ) между коммутируемыми входами-выходами 1 и 2,В четвертом режиме работы возбуждается вход 26 общего сброса, потенциал с которого через первый входсброса сбрасывает все триггеры 30узлов 6 и тем .самым разрушает всеволны в матрице 5.Коммутатор готов к поиску и фиксации групповых каналов между освобождающимися коммутируемыми входамивыходами 1 и 2 при наличии на соответствующих входах 21 и 22 потенциалов. При этом освобожцение каналовв устройстве происходит при возбуждении либо последнего в группе из Ккоммутируемого входа-выхода 1, либопервого в группе из К входа-выхода 2Тогда, как видно из фиг. 2, потенциал с возбужденного коммутируемоговхода-выхода 1, пройдя через открытый ключевой транзистор 28, или свозбужденного входа-выхода 2 непосредственно поступает на элемент 29задержки, потенциал с которого черезвход сброса устанавливает в нулевоесостояние триггер 27 требуемого узла4. Таким же образом можно разрушитьодновременно произвольную группу каналов, информируя при этом пассивныхабонентов,Для матричного наращивания емкостикоммутатора необходимо объединятьмежду собой различные матрицы 3 иматрицы 5 следующим образом:по двум координатам Х и У(т.е. построкам и столбцам) матрицы 3 соединяются через соответствующие коммутируемые входы-выходы 1 и 2,предыдущая матрица 5 по координате Х (т.е, по строкам) соединяется с последующей матрицей 5 в стро 1499364ке через выходы 10 сброса н 12 блокировки, которые последовательно должны подсоединяться к соответствующыч входам 9 сброса и 11 блокировки, находящимся в последующей матрице 5предыдущая матрица 5 в столбце (т.е. по координате 7) соединяется с последующей матрицей 5 в столбце 10 через выходы 1 6 сброса и 18 блокировки, которые последовательно подключают к соответствующим входам., 15 сброса и 17 блокировки, йаходящимся в последующей матрице 5. 15 Формула изобретений 1. Матричный коммутатор, содержа" щий блок управления и матрицу КвР узлов коммутации, где К и Р - коли чество коммутируемых абонентов по строкам и столбцам матрицы соответственно, первый и второй информационные входы-входы. С, Т-го узла ком-. мутации (С 1,., К, Т = 1Р) 25 соединены с С-м и Т-м информационными входами-выходами коммутатора для подключения к информационным входам-выходам С-г 6 и Т-го абонентов со-, ответственно, управляющие входы всех 30 узлов коммутации матрицы соединены с соответствующими выходами управления соединением блока управления, о т -л и ч а ю щ и й с я тем, что, с целью сокращения времени настройки в режиме свободного поиска каналов, блок управления выполнен в виде матрицы КфР узлов запоминания запросов, соответствующие входы сброса, блокировки С,Т-го узла запоминания запро сов соединены с входами сброса и блокировки коммутатора для подключения к одноименным выходам С-го и Т-го абонентов соответственно, первый и второй входы запросов С,Т-го узла за поминания запросов соединены с одноыкенными входами коммутатора для подключения к выходам запросов соответственно С-го и Т-го абонентов, вход начальной установки и с первого по третий тактовые входы коммутатора соединены с одноыкеннмки входами всех узлов запоминания запросов, выходы управления соединением которых образуют выходы управления соединением блока управления, выход признака отсутствия соединения С,Т-го узла коммутации матрицы соединен с одноименным входом С,Т-го узла запоминания запросов матрицы, выходы сброса и блокировки С,Т-го узла запоминания запросов матрицы соединены с одноименными соответствующими входами а,Ь-х узлов запоминания запросов матрицы (а " С+1. . .К, Ъ = Т+1, ,. ,Р)2. Коммутатор по и, 1, о т л и - ч а ю щ и й с я тем, что каждый узел запоминания запросов содержит триггер, четыре элемента И, два элемента ИЛИ, причем входы первого элемента ИЛИ подключены к входу сброса узла, а выход - к первому входу первого элемента И, второй вход которо-. го подключен к второму тактовоу входу узла, а выход - к второму входу сброса триггера, первый и второй входы второго элемента И подключень к соответствующим входам запроса узла, а третий вход - к первому тактовому входу узла, четвертый вход второго элемента И подключен к входу признака отсутствия соединения узла запоминания запросов, а выход - к входу установки в триггера, второй вход сброса которого соединен с входом начальной установки узла, прямой выход триггера соеди-, нен с первыми входами третьего и чет вертого элементов И, инверсный выход - с первым входом в то рог оф элемента ИЛИ, второй вход третьего элемента И соединен с третьим тактовым входом узла, а выход - с выходом уп равления установлением соединения, вторые входы четвертого элемента И соединены с входом сброса узла, ин-. версный выход четвертого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с выходом сброса узла, а прямой выход четвертого элемента И соединен с выходом блокировки узла. 3. Коммутатор по п. 1, о т л ич а ю щ и й с я тем, что, с цельюрасширения области применения путемобеспечения наращиваемости структуры, в него введены первая и вторая груп-пы из К и третья и четвертая группы из Р элементов ИЛИ, причем выход сброса а,Ь-го узла запоминания запросов соединен с а-м входом Ь-го злемента ИЛИ первой группы и Ь-и входом а-го элемента ИЛИ третьей группы, выход блокировки а,Ь-то узла запоминания запросов соединен с а-м входомЬ-го элемента ИЛИ второй группы иЬ-м входом а-го элемента ИЛИ четвертой группы, выходы элементов ИЛИ первой и второй групп образуют первыйи третий выходы сброса матрицы узлов запоминания запросов соответственновыходы элементов ИЛИ второй и четвертой групп образуют первый и второй 5выходы блокировки матрицы узлов запоминания запросов соответственно.1499364 Составитель Ю. ГрецкийРедактор В.Петраш Техред И. Ходанич Корре Кор Тираж 6 з 4695 48 ственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 ро сударственного комитета по изобретен 113035, Москва, Ж, Раушска Подписное и открытиям при ГКНТ СССР аб., д. 4/5