Устройство для уплотнения многоканальных сообщений с кодоимпульсной модуляцией

(71) Ленинградскикий институт им.нин а) Р 28 й электротехничес- В.И. Ульянова (Ле щфОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЬЗТИПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР Ис 458851, кл. С 08 С 19/28, 1974.Авторское свидетельство СССР Р 619944, кл . С 08 С 19/28, 1977. (54) УСТРОЙСТВО ДЛЯ УПЛОТНЕНИЯ МНОГОКАНАЛЬНЫХ СООБЩЕНИЙ С КОДО-ИМПУЛЬСНОЙ МОДУЛЯЦИЕЙ(57) Изобретение относится к системам передачи информации и может быть использовано в адаптивных системах телеметрии, связи, фототелеграфии и телевидения для передачи многоканальных сообщений. Цель изобретения - по 2вышение быстродействия устройства. Устройство содержит синхронизатор 1, коммутатор 2 каналов, аналого-цифровой преобразователь 3, первый анализатор 4 сигналов, первый блок памяти 5, второй анализатор 6 сигналов, второй блок памяти 7, первый элемент И 8, дешифратор 9 информационного кода, блок 1 О кодирования адреса канала, дешифратор 1 адреса канала, блок 12 постоянной памяти, блок 13 считывания, элемент 14 задержки, триггер 15, второй элемент И 16, элемент ИЛИ 17 и счетчик 18. Устройство позволяет при высокой загрузке контролировать на приемной стороне все каналы и повысить достоверность и быстродействие передачи информации. Кроме того, передача информации в натуральном масштабе времени (беэ прерывной памяти) также повышает быстродействие и позволяет получать экспресс-информацию;6 ил.(Сг (.1 е ( и"( к се,1(м ;с СПЧИ ф Ьцц МОжет бТЬ ИС - и, нц( н сцдптнных с:Рте 1 х те - еср 1;( язи, фстотеср( и5 (с ,;( я ппя средчи мцсг(кзп:1( ( ОсбШ(ци.нпь зобретеция - повышение быстроцейстния устростна.На фцг.1 цредстднпеца фуцкциоцапь и,я схем устройстнд; цд фцг.2 - фуцкциоцдльцдя схем (.ицхронизатора; нд фи .3 - функциоцдпьцая схема первого ;пиаторд сигигон; цд фи . - - функццпцапьнЯ схема перного и второго 15 (ноко памяти; на фиг, 5 - фуцкциоцльцдя схема второго анализатораси; ц(.(н; цд ф .- функциональная (:хс мд бп(ка считынанин.ус.трой(:тно сфг. 1) содержит синх р( цздтор 1, коммутатор 2, дц;ыогои фроно преобразондте.ь 3, первый низтор 4 с цалон, первый блок 5 и;яти, второй дцдзатор б с игцалон, т(ро блок 7 памяти, пернь элемент 258, дешифратор 9 информационного кои, блока 10 кодирования адреса канд - с(, дншцфрд тор 1 1 адреса кдд.:д, блок 12 остояцоймяти, бок 13 считыь(я, э:емецт 14 задержки, триггер 30 5, второй эпесит И 16, элемент ИГИ 17 ц счетчик 18.Сицхроциз тор 1 (ф. 2) содержит тсктон 1 генератор 19, це:ште;ь част(ты 20, Инс.ртор 21, элементы И 22, 35 элемент ИИ 23, счетчик 24 и линию зд;ержкц 25. Тдктоный генератор 19 (о 1 мцрует тактовую частоту сигнала ря 1 ус;,цо фо 1 мы. В зднисимостирежима р,боты ус:тройстна тактовая 40 ( тот поступс т цеосоедстнеццо се( р,ггсрд .(Ии черс з де.тель частотыд нх(гчет 1 цк,КоърфИс цде:ения чс готы оцре - 45 Леется (.о;Ио 1(;)(м числ рдзрядон к,п ( И (:. о;идримегр; =-,1 + с)/1, гдс и . число разрядов ко; ретрд; 1 - число разрядов ко; ,рес. счетчик 2 формцрус т код ;рс с к ддд, перебирая нс е адреса ;: : и;прядку. у; исцие адрекпи: роисхцит цд к., й такт, В;х,:.ы С 1 и С 2 с гу(а г,:я уцрднлецин с(. кач 5 и 7 п( гц, цця задержкипужг гя(;рк; сигнала С от. ;( т" -: сиг:С 2 дпя стабильно" р 1 п б кс; 5. с( о;дзЯдов(;р и( (и .( ит от чис:д кпон и цд фуцкциоцьцьх схемах обоз и чецо через 1:.Коммутатор 2 построен по стандарт. й с:хемссодержит дешифратор адре. с кдц лд и коммутационцые транзисторные ключи.Аналого-цифровой преобразователь 3 служит для преобразонания аналогового сигнала н код.Первый анализатор 4 сигналов фиг.3) состоит из элементов ИЛИ 26, И-НЕ 27, И 28 и вырабатынает сигнал нысокого уровня, если входные коды различны. Разрядность первого анализатора 4 сигналов ранна разрядности палого-цифрового преобразователя 3 и ца функциональньх схемах обозначенд через и.Первый и второй блоки 5 и 7 памяти (фиг.4) служат для запоминания информационного кода по каждому каналу.Блоки памяти содержат оперативнуюпамять 29 и триггеры 30. Код адресаканала поступает от синхронизатора 1на адресные входы А 1 - АК оператинцой памяти 29. Информационньй код поступает нд информационные входы Ри оперативной памяти от аналого-цифрового преобразователя 3 для первогоблока 5 памяти и от первого анализатора 4 сигналов для второго блока 7памяти. Триггеры 30 служат для промежуточного запоминания информационного кода. Запись кода в триггеры производится по сигналу С 2, а в оперативную память - по сигналу С 1, поступающим от синхронизатора 1,Второй анализатор 6 сигналов,фиг.5) состоит иэ элементов ИПИ 31,И-НЕ 32, 33, 34 и вырабатывает на ныходе сигнал низкого уровня, есливходные информационные коды идентичны, и сигнал высокого уровня, еслиони различны.Первый элемент И 8 представляет(.обой набор трехнходовых элементов Ирдзрядностью п.Дешифраторы 9 информационного ко"да и дешифраторы 11 кода адреса канала представляют собой стандартныедешифраторы кода.Блок 10 кодирования адреса каналапредставляет собой двоичный счетчикс числом состояний, равным числу кацапов.Блок 13 ,считывания (фиг.6)состоит из тактового генератора 35счетчика 36,дешифратора 37, первого1 О 15 20 25 30 35 40 45 50 55 38 и второго 39 формирователей маркера; элементов И 40, 41, 42; элементов ИЛИ 43, 44 и инверторов 45 и 46.Тактовый генератор обеспечивает работу счетчика, который в совокупности с дешифратором обеспечивает последовательное подключение к входам элементов ИЛИ разрядов кода адреса и кода параметра. В случае, если устройство находится в режиме равномерной коммутации, счетчик работает на каждом цикле опроса разрядов кода параметров, а код адреса не передается. Формирователи маркера прЕдставляют собой ждущие мультивибраторы с различной длиной формируемого импульса, запускаемые по сигналу от синхронизатора 1. В зависимости от режима работы устройства в канал связи передается один из маркерных импульсов. Длительности импульсов выбираются, исходя иэ требований к устройству. На время передачи маркерного импульса работа счетчика 36 приостанавливается.Счетчик 18 имеет число состояний, равное граничному числу существенных отсчетов, при котором происходит изменение режима работы устройства. Выход сигнала заполнения счетчика подключен к входу триггера 15.Блок 12 постоянной памяти представляет собой постоянное запоминающее устройство.Второй элемент И 16 представляет собой набор двухвходовых элементов И разрядностью и.Элемент ИЛИ 17 представляет собой набор двухвходовых элементов ИЛИ разрядностью и.Устройство работает следующим образом.Сигнал синхронизатора 1 управляет коммутатором 2 каналов, с помощью которого на вход аналого-цифрового преобразователя Э поочередно поступают сигналы всех И каналов. Аналого-цифровой преобразователь Э в соответствии с амплитудой входного сигнала вырабатывает кодовую комбинацию в виде параллельного двоичного кода. Кодовые комбинации полных значений сигналов подаются на входы первого анализатора 4 сигналов и первого блока 5 памяти. С выхода блока 5 одновременно снимается кодовая комбинация, отображающая значение сигнала в данном канале в точке отсчета, предшествующей мй и отстоящей от пее на м равное длительности периода дг .ретнэации (опроса) То. В аализато,.е 4 прспэводится сравнение 3-го и (-1) - "о значений отсчетов, эыраженньг. .1 виде кодовых комбинаций. На выходе анализатора 4 в каждьй период опроса формируется код приращения сигнала данного канала, соответствующий абсолютной разности значений сигнала в рассматриваемый и предшествующий периоды опроса. Код приращения сигнала подается на входы второго анализатора 6 сигналов и второго блока 7 памяти. С выхода блока 7 одновременно снимается код приращения (если оно имело место) сигнала в предшествующий период опроса. В айализаторе 6 сигналов производится сравнение кодов приращения в 3-й и Ц)-й периоды опроса. Если абсолютная разность (кодовое расстояние) между ними отлична от нуля, то ца выходе анализатора образуется открывающий сигнал для прохождения через первый элемент И 8 полного значения кодовой комбинации, соответствующей значению измеряемого сигнала в предыдущий период опроса.С выхода элемента И 8 неизбыточная кодовая комбинация полного значе ния сигнала поступает через элемент ИЛИ 17 в дешифратор 9 информационного кода. Синхронно с информационными кодовыми комбинациями под воздействием управляющих сигналов, выдаваемых синхронизатором, с выхода блока 10 кодирования адреса канала на вход дешифратора 11 адреса канала поступают коды номеров соответствующих каналов. В соответствии с номером канала и уровнем квантования сигнала из блока 12 постоянной памяти считывается (и + 1)-разрядная двоичная кодовая комбинация, соответствующая числу, хранящемуся на пересечении данного номера канала и уровня квантованияНеизбыточные обобщенные кодовые комбинации через блок 13 считываются и передаются в канал связи. Если абсолютная разность в приращении кодового сигнала в рассматриваемый период опроса и в предыдущий равна нулю (а это возможно на временных интервалах, когда вторая производная исходного сигнала равна нулю), то кодовые комбинации данного капала считываются избыточными и сигналы возбуждения на,и:,оде ус тдцдцлццается сигнал высокогуровня, если чис.о цеизбыточцых, . . ч е то в пре ысило уст дно влеццое з ач ц . По окоцчдцгц цикла опроса сигал с выхода счетчика запоминается в трггере 15, а счетчик 18 сбрасывает; я . 3 ечет 14 задержки используется д.я обеспечения устойчивости работы ск мы. Если допустимое число еизбь- точых этсчетоц было достигнуто или р.вышецо, сигналы цд выходе трцггерд 15 закрывают ервый элемент И 8 ц открывают второй земецт И 16, чер з котрыц в следующем цикле опроса ц отсчегь будут поступать через зле.ецт 1.Л 17 в дешифратор 9 информационногэ кода и далее, как бьню с дно ьч пе. В случае выбора даццо - о режима сцгцдл от триггера 15 от,.о ;ет разряды кода ддресд в блокесчиыэдя и увеличивает гактовую частоту синхронизатора 1, Информация о р ж.е работы устройства ередает-. .я . мдркерцым цмгульсом и определя гся по ео длит льцости 1 есмотря цд равномерную коммутдцию сигналов в ддццом цикле опроса счетчик 18 прочдит подсчет цеизбьггочных по установленному критерию отсчетов. Если их число ца здддгцый цик. опроса не лестицет цоцустимого, в следующем цикле устройство перейдет нд режимдддтивцой коммутации. Момент перехода устройства из одного режима идругой можно определить из условиярдценствд объема цфораили ддэсной ерецдчи без сждтия: Мгде М - число каналов устройства; М - число уровней кндтовдция сигналов;К - коэффциецт сжатия по отсчестам. Таким образом, создается возможность цри высокой здгрузке устройства кэцтролировдть цд приемной стороне все кд;длы и повысить достоверность и быстродействие передачи инфрмдциц. Кроме т э го, е 1 едд и- фрмаии в натура. ьцом мдсщтдбе ре 10 15 20 25 35 45 50 мцц (без црерывной пдмяти) также кцышдет быс.тродейстние и позволяет о удть зкпресс - ицформацию. формула изобретенияУ тройстно для уплотнения мцогокацдльцьх сообщений с кодоимпульсной мдуляцией, содержащее синхронизатор, ерьй выход которого соединен с первыи входами первого и второго блоков пдмяти второй вход через блок кодирования адреса канала соединен с входом дешифратора адреса канала, а третий выход подключен к управляющему входу коммутатора информационные входы которого являются входами устройства, выход которого через аналого-цифровой преобразователь подключен к первому входу первого анализатора сигналов и к второму входу первого блока памяти, выход которого соединен с первым входом анализатора сигналов, выход которого соединен с первым входом второго анализатора сигналов и вторым входом второго блока памяти, выход которого соединен с вторым входом второго анализатора сигналов, выход которого соединен с вторым входом первого элемента И, выход дешифратора информационного ко. дд соединен с первым входом блока постоянной памяти, к второму входу кторого подключен выход дешифраторд ддреса канала, о т л и ч а ю - щ е е с я тем, что, с целью повышения быстродействия устройства, введець второй элемент И, элемент ИЛИ, счетчик, триггер, элемент задержки и блок считывания, четвертый выход синхронизатора соединен с первым ходом триггера, первым входом блока считывания и через элемент задержки с первым входом счетчика, второй вход которого соединен с выходом второго анализатора сигнала, а выход - с вторым входом триггера, первый выхоД которого соединен с третьим входом первого элемента И, выход которого соединен с первым входом элемента И 1 И, второй выход триггера соединен с входом синхронизатора, вторым входом блока считывания и первым входом второго элемента И, к второму входу которого подключен выход первого блока памяти, выход второго элемента И соединен с вторым входом элемента ИЛИ выход которого соединен с цхспом дешифратора информационногол 97628кода, выход блока постоянной памяти тывавия, выход которого являегподключен к третьему входу блока счи. ходом устройства.1497628 Фив.о ставитель В.Струковхред М.Дидык актор ежнина Лончако орре 446/50 Тираж 518Государственного комитета по113035, Москва, Жроиэводственно-издательский комбинат "Патент" Гагарина, 101 жгоро ЗакаВНИИП Юд адресаПодписноезобретениям и открытиям при ГКНТ ССС Раущская наб., д. 4/5