Устройство для измерения времени установления цифроаналогового преобразователя

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 9) ии 4 ЯО 14 51)4 Н 03 М 66 РЕТЕНИЯ ОПИСАН ГОСУДАРСТВЕННЫЙ НОМИИТПо ИЗОВ ЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(56) Шлыков Г,й. Измерение параметров интегральных ЦАП и АЦП. М,: Радио и связь, 1985,Авторское свидетельство СССР У 603121, кл, Н 03 М 1/66, 1976.(54) УСТРОЙСТВО ДЛЯ ИЗЩРЕНИЯ ВРЕМЕНИ УСТАНОВЛЕНИЯ ЦИФРОАНАЛОГОВОГОПРЕОБРАЗОВАТЕЛЯ(57) Изобретение относится к автома"тике и измерительной технике и можетбыть использовано в системах обработки информации и контроля цифроаналоговых преобразователей, Цель изобретения - повьппение точности. Устройство для измерения времени установления цифроаналогового преобразователя содержит регистры 1 и 2, генератор 3 импульсов, переключатель 4кодов, управляемчю линию 5 задержки,компаратор 6, триггер 7, интегратор8, цифровой вольтметр 9, вычислитель10 и исследуемый цифроаналоговыйпреобразователь 11, Интегратор 8 выполней на задатчике 12 начальногокода, и-разрядном счетчике 13 им"пульсов, триггерах 14 и 15, элемен"тах И 16 и 17, реверсивных счетчиках18 и 19 импульсов, цифроаналоговыхпреобразователях 20 и 21 и сумматоре22. Введение управляемой линии 5задержки, интегратора 8, цифровоговольтметра 9, вычислителя 10 и ис- Епользование стробоскопической компен- фуфлосации напряжения переходного процес фса позволяет повысить точность изме- Срения. 1 з.п. Ф-лы, 5 ил.20 30 Выходной сигнал Б (фиг.4 а) генератора 3 импульсов попеременно подключает на вход проверяемого цифроаналогового преобразователя 11 коды, предварительно записанные в регистры1 и 2, через переключатель 4 кодов. В результате выходное напряжение Б преобразователя 11 изменяется между значениями О, и П (фиг.4 в), соответствующими кодам регистров 1 и 2 с частотой генератора 3. Это напряжение сравнивается в компараторе 6 с выхбдным напряжением Б интегратора 8. Результат этого сравнения, имеющий место в момент времени, отстоящий . от переднего Фронта Б на интервал Ж (Фиг.4 б), записывается в триггер 7 по сигналу П, формируемому управляемой линией 5 задержки в соответствии с предварительно записанным в нее кодом Иа. В соответствии с выходным сигналом П,. тригге,ра 7, равного "0" при Б,. П (Фиг.4 г) 405055 Изобретение относится к автомати"ке и измерительной технике и можетбыть использовано в системах обработки информации и контроля цифроаналоговых преобразователей.Цель изобретения ". повышение точности.На фиг.1 представлена функциональная схема устройства для измерениявремени установления цифроаналоговогопреобразователя; на фиг.2 - функцио"нальная схема интегратора; на фиг.З и 4 - временные диаграммы, поясняющие Функционирование устройства.; нафиг.5 - алгоритм работы вычислителя. Устройство для измерения времени установления цифроаналогового преобразователя (Фиг. 1) содержит два регистра 1 и 2, генератор 3 импульсов, переключатель 4 кодов, управляемуюлинию 5 задержки, компаратор 6, триггер 7, интегратор 8, цифровой вольтметр 9 и вычислитель 10. Позицией 11 обозначен исследуемый цифроаналоговый преобразователь.Интегратор (Фиг,2) выполнен назадатчике 12 начального кода, и-разрядном счетчике 13 импульсов, двух триггерах 14 и 15, двух элементах И 16 и 17, двух реверсивных счетчиках18 и .19 импульсов, двух цифроаналоговых преобразователях 20 и 21 и сумматоре 22.Устройство (фиг.1) работает следующим образом,или "1" при 01 с П , выходное напряжение Пг интегратора 8 уменьшается или увеличивается. Для случая, показанного на фиг.4, в исходном состоянии Б значительно меньшеПх в заданный момент времени, поэтому Г нарастает в простейшем случае по линейному закону, По истечении некоторого времени йБстановится больше Пв интересующий нас момент переходного процесса преобразователя 11, поэтому изменяется значение П, и Ь начинает уменьшаться. Как видно из фиг.4, в дальнейшем П г совершает колебания около значения П . Схема может быть рассчитана таким образом, что эти колебания могут быть как угодно малыми и, в частности, значительно меньшими требуемой погрешности измерения, т,е. это фактически постоянное напряжение, которое по сигналу готовности интегратора 8, формируемому после момента А , измеряется цифровым вольтметром 9, Изменяя значения а (дс на фиг.За), получаем совокупность значений Б ;, измеренных вольтметром 9, по которым может быть построен переходной процесс проверяемого цифроаналогового преобразователя 11 или какая-либо интере" сующая часть этого процесса.По совокупности результатов измерения Б ; в вычислителе 10 определяется время установлениякак время, по истечении которого переходный процесс входит в заданную зону допусков д от установившегося значения П , Величина установившегося значения П может отличаться от расчетного значения за счет статической по. грешности проверяемого преобразователя 11, Поэтому значение П должно быть определено в процессе обработки в вычислителе 10 и относительно этого значения определяется зона допусков + , Это необходимо для того, чтобы на результат измерения времени установления й не влияла статичес" кая погрешность проверяемого преобразователя 11. При этом одновременно устраняется влияние статической погрешности компаратора 6 - смещение порога его срабатывания.Алгоритм обработки информациипосле снятияотсчетов мгновенныхзначений выходного напряжения Б(д ,)может быть следующим (фиг.5), Уста3 144669новившееся значение сигнала П рас"считывается по следующей формуле 51015 20 25 30 тоянной времени, При этом дискрет"ность второго цифроаналогового преобразователя 21 (вес его единицымладшего разряда), приведенная к выходу схемы, значительно меньше, чему первого. Подобное масштабированиевесов может производ.ться как в цифроаналоговых преобразователях 20 и21, так и в сумматоре 22. Такое построение схемы позволяет уменьшитьвремя установления устройства в процессе измерения, а также снизить тре.бования к разрешающей способностицифроаналоговых преобразователей 20и 21. 35 40 45 Сигналом запуска интегратора 8 в первый реверсивный счетчик 18 иэ задатчика 12 начального кода записывается код начальной установки Ю, приблизительно соответствующий (с известной априорной точностью) установившемуся значению сигнала проверяемого цифроаналогового преобразователя 11. Это позволяет уменьшить диапазон изменения выходного напряжения Ж на фиг,4) интегратора 8 и 50В результате стробоскопической компенсации переходного процесса вы" ходного сигнала измеряемого цифроаналогового преобразователя на выходе интегратора формируется постоянное 55 напряжение, равное по величине мгновенному значению измеряемого сигнала в моменты времени, определенные кодом пае,ф ма ксБ (д Т; ) +мин П ( д, ) 3,1где- номер отсчета для 4- ш, причем 4 и щ выбираются на участке заведомого установления переходного процесса в исправном проверяемом устройстве.Затем целесообразно проверить отсутствие колебаний и дрейфов в уста" новившемся режиме (что свидетельствует об исправности устройства) при помощи следующего условия 12 Ц макс Б(ДЙ 1) минб(Й 1 ) 1ЛАоп 4 для с)( 1 (шгде дУдп - допустимая амплитуда колебаний.Далее определяется динамическая погрешность йод(дй;) как разность между установившимся значением и мгновенными значениями выходного сигнала П(31;) 1 Пдч (;)=-Б(дС;) при з.=1т. Время установления выходного напряжения 1=мин а 1;, для которого выполняется условие й 04 ии(ЬС;)ПдЗначение кода Е(ай), определяющего временной интервал при -м отсчете, фиксируется в вычислителе 10 в качестве результата измерения.Введенные в устройство интегратор, управляемая линия задержки, циФровой вольтметр и вычислитель в совокупности с генератором, компаратором и триггером образуют систему, следящую эа входным сигналом, поступающим на первый вход компаратора (выходным для измеряемого цифроаналогового преобразователя) в заданные кодом Иь моменты времени, в каждом периоде изменения выходного сигнала измеряемого цифроаналогового преобразователя. Б предлагаемом устройстве разрешающая способность измерения по времени определяется только компарато" ром и цифровыми узлами, и ее при низ" ких требованиях к статической точно" сти компаратора можно сделать достаточно высокой, а разрешающая способность по напряжению определяется только цифровым вольтметром и для современных изделий этого типа очень высока, Погрешности остальных узлов предлагаемого устройства или не влияют совсем на точность и разрешающую способность измерения или устраняются при обработке информации.В качестве управляемой линии 5 задержки может быть использован преобразователь кода во временной интервал на основе или схемы пересчета импульсов генератора 3 или генерато" ра с ударным возбуждением от генератора 3.Интегратор 8 (фиг.2) работает следующим образом.Операция интегрирования выполняется двумя цепями, состоящими из реверсивных счетчиков 18 и 19 и цифроаналоговых преобразователей 20 и 21 с аналоговым сумматором 22 на выхо" де. Первая цепь выполняет грубое интегрирование с малой постоянной времени, вторая в , точное с большой пос 144 бб 93соответственно уменьшить время установления, так как уменьшается интер" вал времени(фиг.4 в). Кроме того, спгналом "Запуск" обнуляется счетчик 13 и второй триггер 15, в результате чего снимается сигнал "Готовность" и устанавливается в единицу первый триггер 14, что приводит к открыва" нию первого элемента И 16, через который сигнал синхронизации поступает на счетный вход первого реверсивного счетчика 18. После этого происходит процесс быстрого, большими шагами, но г рубого установления выходного напряжения цифроаналогового интегра" тора 8, определяемого величиной дискретности первого цифроаналогового преобразогателя 20. После окончания этого процесса сигналом на выходе 1 с-го разряда счетчика 13 первый триггер 14 устанавливается в ноль, в результате чего импульсы синхронизации отключаются от счетного входа первого реверсивного счетчика 18 и подключается к счетному входу второго реверсивного счетчика 19, и начинается процесс точного установления устройства с участием этого реверсивного счетчика 19 и второго цифроаналогового преобразователя 21.По окончащш установления устройства сигналом с выхода и-го разряда счетчика 13 восстанавливается сигнал "Готовность".Формула изобретения1. Устройство для измерения времени установления цифроаналоговогопреобразователя, содержащее компаратор, триггер, первый и второй- регистры, входы которых являются соответственно первой и второй входными инФормационными шинами, выходы первогои второго регистров соединены с со,ответствующими первыми и вторыми информационными входами переключателя кодов, управляющий вход которого соединен с выходом генератора импуль" сов, а выходы являются выходной шиной, отличающееся тем, .что, с целью повышения точности, в него введены управляемая линия задержки, интегратор, цифровой вольтметр,и вычислитель, первые информационные входы которого соединены с соответствующими выходами цифрового вольтметра, выход готовности и вход запуска которого соединены соответственно с входом запуска вычислителяи с выходом готовности интегратора,бинформационный вход которого соединен с выходом триггера, информационный вход которого соединен с выходом,компаратора, первый вход которогоявляется входной шиной, а второйвход объединен с информационным входом цифрового вольтметра и подключенк информационному выходу интегратора, вход запуска которого являетсявходной шиной запуска, а вход синх"ронизации объединен с одноименнымвходом триггера и подключен к выходууправляемой линии задержки, тактовыйвход которой подключен к выходу генератора импульсов, а информационныевходы соединеныс соответствующимивыходами вычислителя,2. Устройство по п,1, о т л и -ч а ю щ е е с я тем, что интеграторвыполнен на задатчике начальногокода, двух реверсивных счетчиках импульсов, двух цифроаналоговых преобразователях, двух триггерах, п-разрядном счетчике импульсов, двух эле"ментах И и сумматоре, выход которогоявляется информационным выходом интегратора, первый и второй входысумматора соединены с выходами соответственно первого и второго цифро"аналоговых преобразователей, входыкоторых соединены с соответствующи 35 ми выходами соответственно первогои второго реверсивных счетчиков импульсов, инФормационные входы первого реверсивного счетчика импульсовсоединены с соответствующими выходами задатчика начального кода, счетные входы первого и второго реверсивных счетчиков импульсов соединеныс выходами соответственно первогои второго элементов И, первый вход45 первого элемента И объединен с первым входом второго элемента И и является входом. синхронизации интегра"тора, вторые входы первого и второгоэлементов И подключены соответственБО но к прямому и инверсному выходампервого триггера, вход установкив единичное состояние которого объединен с входом разрешения записипервого реверсивного счетчика импуль 55 сов, с входами обнуления второготриггера и и-разрядного счетчика импульсов и является входом запуска интегратора, счетный вход и-разрядного7 1446693 8счетчика импульсов объединен с вхо- импульсов соединены соответственнодами управления режимом счета первого с входом обнуления первого триггераи второго реверсивных счетчиков им- и входом установки в единичное сос"пульсов и является информационным тояние второго триггера, выход кото"входом интегратора, выходы 1-го и5рого является выходом готовностии-го разрядов и-разрядного счетчика интегратора.Вход1446693 Составитель Н,КапитановРедактор В.Данко Техред Й.Моргентал Корректор М.Шароши зводственно-полиграфическое предприятие, г. Ужго ул. Проектная,Заказ б 754/57 Тираж 929 Под ВНИИПИ Государственного комитета по изобретения113035, Москва, Ж, Раушская своеи открытиям при ГКНТ СС б., д. 4/5