Система асинхронного сопряжения импульсных потоков

(19) П 1) 04 Л 306 5 ПИСАНИЕ ИЗОБРЕТЕН тора 3 синхросигнала, передающегоблока управления 4, целителя 5 частоты, передающего блока 6 управляемойзадержки, передающего блока 7 дичамической памяти, временного детектора8 и блоков запрета 9 10; а на прием.ной стороне - приемные. канальныеустр-ва 11, - 11, состоящие каждыйиз приемного се.1 ектора 12 синхроси."нала, приемного блока 13 управленч.,делителей 14 и 15 час."оты, приемногоблока 16 управляемой з.пержкн) пр 1;емного блока 17 динамической памяти,блоков запрета 18 н 19 и олока 20фазовой автоподстройки чзстоть:, На Бюл, Ф 3 лев, В,С,В.М,Минк 2 (088.8) Плоткин едачи инф рис.32, фр М.А. Циформации. ОПЯЖЕНИЯк электронадежностисодержит оты систе ы. Система тороне - пева 1, -1 сосвателя 2 так на передающеи еи передаВВЕЦ:Нньх вспоток е канальные устр каждый из формир мпульсов, переда1 р 1 оя вок х его селекОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ Н АВТОРСКОЬЮ СВИДЕТЕЛЬСТВ(56) Левин Л,Свые системы пер1982, с.56-57,(54) СИСТЕМА АСИНХРОННОГИМПУЛЬСНЫХ ПОТОКОВ(57) Изобретение относит язи. Цель изобретения - повышени стороне осуществляется рицательных и положитсльпосле чего импуьсньп; пает на приемную сторону.1427583 10 Здесь обнаруживаются циклы, в которыхвведены вставки, и в зависимости оттого, обнаружены положительные илиотрицательные, вставки, Формируетсяодна из двух последовательностей импульсов для управления процессом Изобретечие относится к электросвязи, а именно к устройствам передачи и приема дискретных сообщенийс асинхронными вводами и выводом информации,и может быть использованопри разработке устройства асинхронного согласования скоростей импульсныхпотоков на передающей и приемной сто 1ронах.Цель изобретения - повышение надежности работы системы,На фиг,1 представлена структурнаяэлектрическая схема системы асинхронного сопряжения импульсных потоков;на Фиг,2 - временные диаграммы рабо-.ты передающего канального устройства;на Фиг.3 - временные диаграммы работы приемного канального устройства.Система асинхронного сбпряженияимпульсных потоков содержит на передающей стороне 1 передающих канальныхустройств 1 (где 1 с=1,2,), каждоеканальное устройство содержит Формирователь 2 к тактовых импульсов, каждое канальное устройство, кроме первого, содержнт передающий селектор3 синхросигнала, передающий блокуправления, первый делитель 5 частоты, передающий блок 6 к управляемойзадержки, передающий блок 7. динамической памяти, временной детектор 8,.первый 9 и третий 10блоки запрета;а на приемной стороне - -1-приемныхканальных устройств 11 (где 1=1,2 ), каждое приемное канальноеустройство содержит приемный селектор12 синхросигнала, приемный блок 13 куправления, второй 14 и третий 15делители частоты, приемный блок 16улравляемой задержки, приемный блок 4 О17 динамической памяти, второй блок18 запрета, четвертый блок 19 к запрета, блок 20 Фазовой автоподстройкчастоты (ФАПЧ). исключения вставок, введенных н,"передающей стороне. После этого восстанавливаются первые символы синхросигналов и восстановленный импульсный поток поступает на соответствующий выход системы, 3 ил,Система асинхронного сопряженияимпульсных потоков работает следующим образом,На передающей стороне для каждогоимпульсного потоке имеется передающееканальное устройство 1 к, вход которого является входом соответствующегоимпульсного потока системы. К входапередающего канального устройства 1,импульсный поток поступает на входФормирователя 2 тактовых импульсови на выход передающего канальногоустройства 1, . Формирователь 2, тактовых импульсов выделяет из импульсного потока спектральную составляю"щую тактовой частоты и Формирует тактовые импульсы считывания для остальных канальных устройств.Для остальных импульсных потоковрассмотрим работу на примере передающего канального устройства 1 . Нафиг.2 изображены временные диаграммыв характерных точках передающего ка"нального устройства 1С входа перепающего канальногоустройства 1 импульсный поток поступает на вход формирователя 2 тактовых импульсов и на вход передающегоселектора Зу синхросигнала. Формирователь 2 тактовых импульсов выделяет из импульсного потока спектральную составляющую тактовой частоты иформирует тактовые импульсы, которые используются для хронированияработы блоков передающего канальногоустройства 1 .Импульсный поток с входа передающего селектора 3 синхросигнала проходит через регистр сдвига, расположенный в нем, и поступает на выходпередающего селектора 3 синхросигнала и далее на вход блока 7 пере 2дающей динамической памяти (фиг.2 а).С выхода передающего селектора 3синхросигнала синхроимпульсы поступают на вход пере"ающего блока 4 уп 5 10 1520 25 30 35 40 45 50 55 пульсном потоке, и поступают на вход блока 4 управления, который формирует импульсы для установки первого делителя частоты 5 в начальное состояние, тем самым обеспечивает режим синфазной работы его, Кроме того, передающий блок 4 управления формирует импульсы для управления согласованием скоростей, которые снимают с второго выхода и поступают на вход передающего блока 6 управляемой за 2держки и вход третьего блока запрета (фиг,2 б).С помощью тактовых импульсов записи, поступающих с формирователя 2 тактовых импульсов через третий блок запрета 10 на вход блока 7 передающей динамической памяти, осуществляется запись поступающих импульсов импульсного потока в блок 7 передаютщей динамической памяти, а с помощью тактовых импульсов считывания, поступающих от формирователя 2 тактовых импульсов через первый блок запрета 9 на первый вход передающего блока 7 динамической памяти, осуществляется считывание записанных импульсов. При этом в зависимости от знака разности скоростей записи и считыва- ния периодически вводятся положительные или отрицательные вставки для согласования скоростей, когда изменение временных интервалов между импульсными последовательностями записи и считывания достигает периода считывания. Этот момент обнаруживается с помощью временного детектора 8, на соответствующем выходе которого при этом формируется потенциал "1" и поступает на соответствующий вход первого 9 или третьего 10 блоков запрета. С этого момента соответствующий блок 9 или 10 запрета переходит в режим ожидания импульса согласования скоростей (фиг.2 в - 2 м).При Е ) Г, где Г з и Е - частоты записи и считывания соответственно, вводятся отрицательные вставки.Импульс согласования скоростей с второго выхода передающего блока 4 равления,Первый делитель 5 частоты осуществляет деление тактовой частоты на гп+и. В результате на его выходе формируются импульсы с частотой, равной частоте следования циклов в имуправления поступает на вход третьего блока 10 запрета и при наличии на его входе импульса с временного детектора 8 запрещает прохожден;,е одного тактового импульса записи на вход блока 7 передающей динамической памяти. Таким образом осуществля ется введение отрицательной вставки.При Г с Г ввоцятся положительные вставки. Импульс согласования скоростей с выхоца передающего блока 4., управления поступает на вход передающего блока 6, управляемой задержки, задерживается им до момента считывания соответствующего символа из передающего блока 7, динамическои памяти, поступает на вход первого блока 9 запрета и при наличии импульса с временного детектора 8, на входе первого блока 9 запрета запрещает прохождение одного тактового импульса считывания на влл:.ерецающего блока 7 динамической памяти, Таким образом осуществля -тся введение положительной вставки, Далее импульсный поток поступает на выход персцающего канального устройства 1 .Еа приемной стороне первый импульсный поток не нуждается в к-:койлибо обработке, поэтому канально.: устройство для него отсутствует.,ля остальных импульсных потоков рас:мог. рим работу на примере пгиемного канального устройства 11 . Ба фиг,З изображены временные диаграммы гарактерных точках приемного канального устройства 11,Импульсный поток с входа прие;яого селектора 12 синхросигнала проходит через регистр сдвига, распело- енный в нем, и поступает на ныхо, приемного селектора 12 синхросигнала и далее на вход приемного блока 17 динамической памяти (фиг.За), С выхода приемного селектора 12, синхросигнала синхроимпульсы поступают на вход приемнОго блока 13 управления.Второй 14 ди третий 15, целители частоты осуществляют деление тактовой частоты на в+и, В результате па их выходах формируются импульсы с частотой, равной частоте следования циклов в импульсном потоке, и поступают на входы приемного блока 1 З управления соответственно. Приемный блок 1 Э, управления формирует импульсы для установки второго 14 и третьего 15 делителей частоты в начальное состоя 1427583цие, тем самым обеспечивает режим синфазцой работы их. Второй целитель 1 А частоты нключец н цепь поиска сицхроцизма приемного блока 13 управления, а третий целитель 15 час:тоты - в цепь улержания сицхроцизма.Приемный блок 13, управления обнаруживает циклы, в которых введены вставки, определяет характер этих вставок (положительные или отрицательные) и н зависимости от того, обнаружены положительные или отрицательные вставки, формирует олпу из двух последовательностей импульсон лля управления процессом;гсклю гения, введенных ца передающей стороне положительных или отрицательных вставок соответственно,Импульсные последовательности для исключения положительных вставок форм.руются ца выходе приемного блока ,3 управления и поступают ца вход второго блока 18, запрета н момент поступления в приемный блок 17 динамической памяти положительной нставки, запрещая каждым импульсом прохождение одного тактового импульса через второй блок 18 запрета на первый вход приемного блока 17 динамической памяти (фиг,Зб, г). При этом положительная вставка н приемном блоке 17 динамической памяти не записывается, Таким образом осуществляется исключение положительной вставки; Импульснаяпоследовательность Лля исключения отрицательных вставок формируется на выходе приемного блока 13, управления и через приемный блок 1 б управляемой задержки, которым каждый импульс задерживается до момента считывания соотнетстнующей отрицательной вставки из приемного блока 17 динамической памяти, поступает ца вход четвертого блока 19 запрета, запрещая кажцым импульсом прохождение одного тактового импульса через четвертый блок 19 запрета на вход блока 17 приемного динамической памяти (фиг.Зв, д), Б этом случае при считывании из приемного блока 17 динамической памяти в импульсный поток на месте отрицательной вставки вводится дублирующая вставка, т.е. восстанавливается тактовый интервал в цикле, а при преобразовании в последовательный код этим же импульсом, поступающим на четвертый вход приемного блока 17 динамической памяти, во временноминтервале лубгирующей вставки фор ируется 1", Таким образом исключаютсявведенные ца перелающей стороне отрицательные вставки и восстанавливаются первые символы синхросигцалон.Восстанонлеццый импульсный поток поступает на соответствующий выходтемы,сисф о р мула10 Система асинхронного сопряжения импульсных потоков, содержащая на передающей стороне Е передающих канальных устройств (где 1 с=1,2,), каждое из которых содержит формирователь тактовых импульсов, нхол которого является сигнальным входом соотнетствующего передающего канального устройства, каждое передающее канальноеустройство, кроме первого, содержитпередающий блок динамической памяти,первый выход которогоявляется выходом соответствующего передающего канального устройства, второй и третийвыходы - соединены соответственно спервым и вторым входами временногодетектора, а к первому входу передающего блока динамической памяти подключен выход первого блока запрета,а на приемной стороне - -1 (гле 1 с==1,2,) приемных канальных устройств, каждое из которых содержитприемный блок динамической памяти,к первому входу которого подключенвыход второго блока запрета, первыйвыход блока динамической памяти соединен с первым входом блока фазовойантоподстройки частоты (ФАПЧ), авторой выход является выходом соответствующего приемного канальногоустройства, о т л и ч а ю щ а я с ятем, что, с целью повышения надежности работы системы, сигнальный входпервого передающего канального устройства соецинен с первым выходомпервого передающего канального устройства, второй выход которого является выходом формирователя тактовых импульсов и соединен с тактовымвходом всех, кроме первого, передающих канальных устройств, а в каждоепередающее канальное устройство,кроме первого, введены передающийселектор синхросигнала, к сигнально"му и тактовому входам которого подключен соответственно вход и выходформирователя тактовых импульсов,передающий блок управления, первый 20 25 3035 40 45 50 55 и з о б р е т е н и ящими входами каждого, кроме первого,приемного канального устройства, авыход - соединен с вторым входом приемного блока линамической памяти,приемный блок управления, второй итретий делители частоты, приемныйблок управляемой задержки и четвертыйблок запрета, к первому входу которого подключен первый вход прием.:ногоблока управляемой задержки и вы;одблока ФАПЧ, к второму входу которогоподключен третий выхсц приемнсгс блока динамической памяти, к третьемувходу которого подключен второй входчетвертого блока запрета и выход приемного блока управляемой задержки,к второму входу которого подключенпервый выход приемного блока управления, второй выход которого соединенс, первым входом второго блока запрета, к второму зхсцу круторого:.с.-,чечены тактовые входы второ.-с и те",его делителей частоты п;:рвьвприемногс блока упразлеж.я и а".свыйвход приемного селектора. синхрс-.игпа ла, к второму сигнальному входу которого подключен второй сигнальньприемного блокаправления и вь;хо, - .второго делителя частоты. к сиг. лч,."ному вход котсрсгс подключен трегий1выход приемного блока правлен.,иятретьему вхоцу которого псдключе .ход третьего делитегя чзстсты,.сигнальному входу которого подкл;:.;онтретий выход приамного блока у р;:-.:пения, другие выходы которого соединеныс соответствующими входами приемногоселектора синхросигнала. втои ьсдкоторсгс соединен с четвертым входомприемного блока управления, четвертыйвыход приемного блока динамическойпамяти соединен с третьим входом приемного блока управляемой задержки,к Ь дополнительным входам ксторогсподключены Ь дополнительных выхсцовприемного блока динамической пъ яти. 30 7 1427583делитель частоты, передающий блокуправляемой задержки и третий блокзапрета, к первому входу которогоподключены третий вход временногодетектора и тактовые входы передающего блока управления, первого делителя частоты и передающего селектора синхросигнала, первый и второйвыходы которого соединены соответственно с вторым входом передающегоблока динамической памяти и первымсигнальным входом передающего блокауправления, к второму сигнальномувходу которого подключен выход первого делителя частоты, к сигнальномувходу которого подключен первый выход передающего блока управления,второй выход которого соединен свторым .входом третьего блока запретаи первым входом передающего блока управляемой задержки, к второму входукоторого подключен первый вход первого блока запрета, который являетсятактовым входом соответствующего 25передающего канального устройства,а также к третьему входу передающегоблока динамической памяти поцключенвыход третьего блока запрета, ктретьему входу которого подключенпервый выход временного детектора,второй выход которого соединен свторым входом первого блока запрета,к третьему входу которого подключенчетвертый вход временного детектораи выход передающего блока управляемой35задержки к третьему входу которогоподключен четвертый выход передающего блока динамической памяти, Ь дополнительных выходов которого сседи 40иены соответственно с Ь дополнительными входами передающего блока управляемой задержки, а на приемной стороне в приемные канальные устройствавведены приемный селектор синхросигнала, первый сигнальный и тактовый45входы которого являются соответствуюЮф, СО Составитель И.Грациансканец Техред М,яндык Н.Киш едак рректор Н,Король каз 48 бб/5 б ое дприятие, г. Ужгоро ско ул ктная,ц 7 пп 0 еощ Чтото Тираж ббО ВПИИПИ Государствен по делам изобрет 3035, Москва, Ж, Производственно-полиг Подного комитета СССРепий и открытийРаунская наб д.