Синусно-косинусный преобразователь

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 19) 121) 1)4 С 06 Р 7/54 МИТЕТ СССРИЙ И ОТНРЫТИЙ ОСУДАРСТВЕННЫИПО ДЕЛАМ ИЗОБРЕТ ПИСАНИЕ ИЗОБРЕТ НИЯ(54) СИНУСНО-КОСИНУСНЫЙ ПРЕОБРАЗВАТЕЛЬ итут точно ится к выч ист бь И, Дорожко исх с овых в работаюглы выд ьство СССР /548, 1981 разоват апример елеи К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение отно лительной технике и м пользовано в цифроана лительных устройствах датчиками, в которых в цифровом коде с пре угол-код любого типа,ВСЕСЯО.оГ 22 Я112 7 КЯ г1388855 электрических преобразователей. Цельизобретения - повышение точности преобразования за счет уменьшения дискретности изменения аргумента ифункции без увеличения объема памяти. В синусно-косинусный преобразователь, содержащий линейный преобразователь 1 углового перемещения вкод, регистр 2 аргумента, блок 3 вычисления знака, сумматор 4 по модулюдва, преобразователь 5 прямого кодав обратный, сумматор 6 дополнительного кода, регистр 7 нуля, блок 8 памяти регистр 1 О функции, элементИЛИ 12, блок 13 синхронизации, дополнительно введен вычислительный блок9, выполненный на основе микропроцессора. Значение функции ядпх или соях,Изобретение относится к вычислительной технике и может быть использовано в цифроаналоговых управляющих вычислительных устройствах, работающих с датчиками в которых углы выдаются в цифровом коде с преобразователей угол-код любого типа, например фотоэлектрических преобразова.телей.Цель изобретения - повышение точности вычислений за счет уменьшения дискретности изменения аргумента и функции без увеличения объема памяти.На фиг, 1 представлена структурная схема предлагаемого преобразователя; на фиг. 2 - схема преобразователя кода; на фиг, 3 - схема блока вычисления знакаСинусно-косинусный преобразователь (фиг. 1) содержит линейный преобразователь 1 углового перемещения в код, регистр 2 аргумента, блок 3 вычисления знака, сумматор 4 по модулю. два, преобразователь 5 прямого кода в обратный, преобразователь 6 прямого кода в обратный регистр 7 нуля, блок 8 памяти, вычислительный блок 9, регистр 10 Функции, кнопку 11 "Пуск", элемент ИЛИ 12, блок 13 синхронизации. считанное из блока памяти по значению и-разрядного кода угла, уточняется на микропроцессоре с учетомуменьшения дискретности входного угла до ш разрядов. В результате анализа (п+2)"го и (и+3) -го разрядоврегистра прямого кода, определяющихномер квадранта, в котором находится угол х, а также типа Функции, вблоке знака определяется знак функции, а на сумматоре по модулю два -вид кода, прямой или дополнительный,передаваемый на вход, блока памяти,в котором записано значение функциияпх в первом квадранте, а на преобразователе кода и сумматоре дополнительного кода формируется требуемый код угла. 3 ил. Преобразователь 5 (фиг. 2) содержит и сумматоров 4 по модулю два,Первые входы сумматоров 14 по модулюсоединены с соответствующими разрядами входа преобразователя 5, а вторые их входы соединены с управляющимвходом преобразователя 5, выходы исумматоров 14 по модулю.два соединены с соответствующими разрядами вы О хода преобразователя 5.Блок 3 (фиг. 3) содержит сумматор 15 мо модулю два, элемент ИЛИНЕ 16, элемент И .17 элемент ИЛИ 18.Преобразование кода угла, полученного на линейном преобразователе,в код синуса (косинуса) этого угламожет выполняться с помощью постоян"ных запоминающих устройств (ПЗУ),в которых записана таблица двоичных 20 кодов значений Функции ядпх в пределах квадранта при изменении угла аргумента (0-90 ) (1-2 ), где и - число.разрядов адреса ПЗУ, разрядов кода, подаваемого в ПЗУ угла.Поскольку микросхемы блоков памяти выпускаются с числом разрядовкодов функции ядпх на несколько разрядов превышающим число разрядов кодов аргумента, то появляется воэмож О ность уменьшить дискретность изменения аргумента в 2 раэ, где ш - разрядность кода япх в блоке 8 памяти,применяя известные тригонометрическиесоотношения,Код угла можно представить в ви 5де нескольких полей: М , х , ьх,каф ьфгде М - номер квадранта, определяемый значениями старших (ш+2)-го и(ш+1) разрядов регистра аргумента,значению этих разрядов 00, 01, 10, 1011 соответствуют первый, второй, третий, четвертый квадранты; х-и "разрядный код угла х (значение углах, определяемое старшими разрядамирегистра аргумента с ш-го по (ш-и++1)-й; Ьх- - приращение угла х, определяемое младшими разрядами регистра аргумента с 1-го по (ш-п)-й.Вычисление, например, Функциив 1.пх производится вычислительными 20блоками выполненных на основе микропроцессора по формулея 1 пх =в 3.п(х +дх) в 1 пх +совхФ о н1,5 дх, (1)где х- щ-разрядный код угла х, 25коэффициент 1,5 /2 определяет перевод угла Ь х, представленного в виде правильной двоичной дроби от угла 90, в радианы,При этом в первом квадранте код 30Функции вдпх получают при подаче вПЗУ прямого кода угла, а код функции совх - при подаче в ПЗУ дополнительного кода угла. В других квадрантах коды функций впх и соях, втом числе и их знаки получают поизвестным в тригонометрии соотношениям, связывающим эти функции с функциями впх и соях угла х, расположенного в первом квадранте: 1 вЫе 40щ ядпх (1) в первом и третьем квадрантах, где вдпх(1) - синус и-разрядного кода угла в первом квадранте1 впх 1-совх(1) во второми четвертом квадрантах, где совх (1) 45косинус п-разрядного кода угла вапервом квадранте. При х90 -х,совх (1) яьпх (1), где х- дополнительный код угла х.Аналогично для функции соях можно показать, что совх ьв 1.пх (1)во втором и четвертом квадрантах,совхщ япх (1) в первом и.третьем квадрантах. Следовательно, принеобходимости прочесть значениесовх, необходимо получить значение55функции впх (1) во втором и четвертом квадрантах при значении(ш+)-го разряда регистра аргумента равного единице и значение я 1 пх (1),если (ш+1) разряд регистра аргументаравен нулю (первый и третий квадранты). Сумматор 4 по модулю два формирует единицу на выходе, если уголнаходится в первом или третьем квадранте и нуль в противном случае. Приполучении функции в 1.пхсумматор 4по модулю два формирует единицу соответственно во втором и четвертомквадрантах,Через преобразователь 5 на входпреобразователя б прямого кода в дополнительный передается не измененныйкод регистра аргумента, если состояние управляющего входа преобразователя 5 нулевое, таким образом, навходе блока 8 памяти формируетсяпрямой код угла, в противном случаекод инвертируется преобразователем5 и к его младшему разряду прибавляется единица на преобразователь бпрямого кода в дополнительный в результате на преобразователь 5 поступает дополнительный код угла.Управление передачей прямого илидополнительного кода угла на входпреобразователя 5 производится сумматором 4 по модулю два,По результату анализа номера квадранта, в котором находится угол, ивида воспроизводимой функциональнойзависимости на выходе блока 3 формируется знак функции,1Определение знака производится сучетом того, что функция синус отрицательна в третьем и четвертом квадрантах, когда ш+11=1, где 1 ш+Ц -горазряда регистра аргумента, функциякосинус отрицательна во втором итретьем квадрантах, когда ш+2(ш+2)-го разряда регистра аргумента,Выход блока 3 (ЗН) равен единице втом случае, если .функция отрицательная и определяется формулойЗН ЗР В (ш+1 Я Ч ЗРХ(щ+1) С+) ш+2 Д)ЗР м ш+ Ц ч ЗР( ш+ Ц Яш+2 ),где ЗР - значение входа задания режима работы преобразователя.В регистр аргумента запоминаетсязначение угла перед началом вычислений и остается неизменным до егоокончания, Аналогично по окончаниивычислений значение функции автоматически записывается в регистр Функции, таким образом, достигается асин 1388855хронная работа преобразователя и устройства - потребителя вычисленныхфункций.Кнопкой "Пуск" осуществляется на 5чальный запуск преобразователя, аблок синхронизации в совокупности сэлементом ИЛИ осуществляют перезапуск преобразователя на новое вычисление. 1 ОСинусно-косинусный преобразователь работает следующим образом.После включения питания нажатиемкнопки 11 "Пуск" блок 9 переводитсяв начальное состояние сигналами блока 13 синхронизации, а по сигналусинхронизации от элемента ИЛИ 12 врегистр 2 аргумента записывается(ш+2)-разрядный код угла Х, полученный на линейном преобразователе,Единичное состояние входа заданиярежима работы преобразователя определяет воспроизведение функции соях,а нулевое - япх. управляющие воздействия на этот вход поступают отвнешнего вычислительного устройства,работающего с преобразователем, Рассмотрим пример вычисления я 1.пх,Вычисления по формуле 1 произво"дят блоком 9 под управлением микропрограммы за девять тактов.В первом такте блока 9 формирует"ся константа, содержащая в ш-п млад,ших разрядах единицы для выделениядХ. На первом и втором выходах блока9 формируется значение единицы, вто 35.рые выходы регистра 2 аргумента ивыходы блока 8 памяти этими единицами переводятся в состояние высокогосопротивления и, следовательно, информация на схемы обмена блока 9 извне не поступает.Во втором такте блок 9 формируетна первом выходе единицу, поддерживающую выходы блока 8 памяти в состоянии высокого сопротивления, а навтором выходе - нуль, разрешающийпередачу на схемы обмена блок 9 разрядов второго выхода регистра 2 аргумента, В блоке 9 происходит выделение и запоминание младших ш-п разрядов кода угла ьх,В третьем такте в блоке 9 6 хсдвигается влево на один разряд, таопределяется 0,5 . 6 х.В четвертом такте в блоке 9 суммируется значения ах и 0,5ах, врезультате получается один иэ сомно"жителей 1,5ах. В потом такте наЕсли К (К - разрядность кода угла х, выдаваемого линейным преобразователем 1) меньше ш, п (Кс ш, то на входы младших ш-К разрядов аргумента 2 необходимоподключить эна" чение логического нуля, например ОВ. ФормулаСинусно-косинусный преобразователь, содержащий линейный преобразо ватель углового перемещения в код,изобретения первом выходе блока 9 формируется значение нуля, на втором и третьем выходах - единица. Вторые выходы регистра 2 аргумента переводятся в состояние высокого сопротивления, а выходы блока 8 памяти открываются для передачи данных. На сумматоре 4 по модулю два определяется вид кода угла х, передаваемого на входы блока 8 памяти, таким образом, чтобы на выходе блока 8 памяти формировалось значение функции соях, которое передается в блок 9.В шестом такте блока 9 определяется поправка к функции яп х путемо умножения соя х на 1,5. ЬхиВ седьмом такте на третьем входе блока 9 формируется значение нуля, иэ блока 8 памяти считывается значение Ь яп х и передается в блок 9.В восьмом такте в блоке 9 производится суммирование функции я 1 п х с его поправкой, эта сумма является искомой функцией яп хВ девятом такте код искомой функции выдается на выходы схемы обмена блока 9, а на его четвертом выходе формируется единица, стробирующая прием кода функции в регистр 10 функции и через элемент ИЛИ 12 прием в регистр 2 аргумента кода нового угла х, блок 9 переводится в начальное состояние, вычисления повторяются для нового угла х, Знак функции считывается с блока 3.Выработка функции соя х осуществляется аналогично. На входе зада" ния режима работы формируется единица. В соответствии с этим из блока 8 памяти по управлению от сумматора 4 по модулю два считывается значение яхп х и определяется поправка к коосинусу, затем считывается соя х и определяется значение соя х с учетом поправки.регистр аргумента, преобразователь прямого кода в обратный, регистр нуля, преобразователь прямого кода в дополнительный, блок синхронизации, элемент ИЛИ, блок памяти, регистр5 функции, блок вычисления знака, сум матор по модулю два, причем вход аргумента преобразователя является входом линейного преобразователя углового перемещения в код, выход ко" торого соединен с информационным входом регистра аргумента, выходы и-х разрядов которого (и - разрядность адреса блока памяти) соединены с информационными входами преобразователя прямого кода в обратный, выход которого соединен с входом первого операнда преобразователя прямого кода в дополнительный, вход второго операнда которого соединен с выходом регистра нуля, выход преобразователя прямого кода в дополнительный соединен с адресным входом блока памяти, выход (ш+2)-го разря" да регистра аргумента (ш - разрядность продолжения функции) соединен с первым входом блока вычисления зна ка, выход которого является выходом знака искомой функции преобразователя, выход (ш+1)-го разряда регистра30 аргумента соединен с первым входом сумматора по модулю два и вторым входом блока вычисления знака, выход сумматора по модулю два соединен с управляющими. входами преобразователя прямого кода в обратный ипреобразователя прямого кода в дополнительный, о т л и ч а ю щ и й с ятем, что, с целью повышения точностивычислений за счет уменьшения дискретности изменения аргумента и функции без увеличения объема памяти,в него введен вычислительный блок,выходы с первого по третий которогосоединены с входами разрешения чтения блока памяти, регистра аргументаи вторыми входами сумматора по моду"лю два соответственно, вход заданиярежима работы преобразователя соединен с третьим входом сумматора помодулю два и блока вычисления знака,вход "Пуск" преобразователя соединенс первым входом элемента ИЛИ, выходкоторого соединен с входом синхронизации регистра аргумента и входомзапуска блока синхронизации, группавыходов которого соединена с .группойсинхровходов вычислительного блока,четвертый выход которого соединен свходом синхронизации регистра функции и вторым входом элемента ИЛИ,выходы ш-х разрядов блока памятиобъединены с выходными одноименнымиразрядами регистра аргумента и соединены с информационным входом вычислительного блока, пятый выход которого соединен с информационным входомрегистра функции, выход которого является выходом искомой функции преобразователя1388855Составитель 3. Шершнева Редактор И. Середа Техред М.Дидык Корректор Н, Король Заказ 1580/49 Тираж 704 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4