Постоянное запоминающее устройство с резервированием

,Я.113 11 С 29 00 ВСГГ:". ц"11Я и,е ),ОПИСАНИЕ ИЗОБРЕТЕНИ огтатзч )то чст ГР) з езп гУГПЦКОГ гр о. тятпт)т 2 Г тьсттзо СССР( Ащ 1," Уст Р) 1 ОСТО 1 Ш С РЕЗГВ ИзоГ)рете ой техн д пик о вь. пейОткаяченсуРЕЗГЛЬ па отказ телей 1,О)наР Гксцитз КГт Пз 5. т ЦаКОГПяся лейка замезервцого ндкогппогз,икается цагезас)тц та)его ность 5 ейК заИа и 3 ре тся к,цслц-.ности к г)гяется ца ь тел я 3, В :-;цость рд устройсттзр( стпотз ,елт) о устрой т,Г 1 про отт 2 ил,вам.натт,еж ель цзо осттт за ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ВТОРСНОМУ СВИДЕТЕЛЬСТ(53) 681.327,6 (088.8) (56) Авторское свцгете У 1115108, кл. Г 11 САвторское свцтетегь Мц 803014, кп, 0 1 Г 2Авторское свцдетг гтт., У 1104588, кп. С 11 С ОВ ЗАЛО 1801 А 11:цце отцос ке, н цас гз ан о )на бр ее ни) 5 о ца)еонпз)т печ достигается тем, р )цсто с)тор)зит р.стр конго;,з;) еГ;з , Г)5 ок уГратзпетця ровантем ." , Г)лок пати коц, Г), тг). Гз )5 ти агре гд ззеееч 1 тотз а)п;Гх 1, 15, схец.,)я, коцтропьп,ц рс истр 1 7 1)о 11 пГОзтель вт)воного па 19, трттгер контроля 20,21,рстп е )т; саторотз и) пвп 12 с соотезетсттзутоттцерец тсленцая совокупттосл ь огто згзоляет повьсцть тзероят.у с р а езИзобретение относится к вычислительной технике, в частности к полупроводниковым запоминающим устройствам (ЗУ),Иель изобретения - повьшецие надежности ЗУ.На фиг1 представлена схема ЗУс резервированием; на фиг. 2 - пример выполнения блока управления резер 10виронацием.ЗУ содержит 1, 2 и резервный 3накопители, перный 4, второй 5 и третий 6 коммутаторы адреса, первый 7,второй 8 и третий 9 регистры данных, 15первый 10, второй 11, третий 12 блоки сумматоров по модулю два, коммутатор 13 данных, первый 14 и второй15 селекторы данных, блок 16 контроля, контрольный регистр 17, схему 2018 сравнения, формирователь 19 временного интервала, триггер 20 конт;роля, элемент И 21, регистр 22 адреса, блок 23 управления резервированием, регистр 24 контрольного адреса, 25блок 25 оперативной памяти контроляблок 26 оперативной памяти адресазамещения и счетчик 27 контрольногоадреса,Устройство имеет адресный вход 28, 30ицформационные выходы 29 и 30, вход31 сццхроциэации и выход 32 контроля,Блок 23 управления резервированием имеет входы 33 и 34 и выходы32, 35-37 и содержит схему 38 сравнения, элемент ИЛИ-НЕ 39, дешифратор40 сигналов контроля, коммутатор 41сигналон управления, элементы И 42и 43, формирователь 44 временныхицтервалон и элемент ИЛИ 45, 40Коммутаторы 4-6 адреса, селекторы14 и 15 данных, коммутатор 13 данных,коммутатор 41 сигналов управлениямогут быть выполнены на базе управляемых мультиплексоров серии К 155. 45Блок 16 контроля может быть ныпол"нец в виде совокупности схем контроля, реализующих один из известныхспособов обнаружения отказов и выходных регистров, в которые в каждомтакте обращения заносится результатконтроля всех накопителей,Лешцфратор 40 сигналов контроляможет быть выполнен, например, набазе обычного дешифратора "3 - 8" идвух трехнходовых элементов И-НЕ,Выход деюфратора "3 - 8", соответствующий кодовой комбинации 111на его входе, является третьим выходом дешифратора 40 сигцалон отказа и подключен к одному из входов элемента ИЛИ 45.Устройство работает в трех режимах: режим считывания при отсутствии отказов накопителей, режим самоконтроля отказавшегося накопителя ирежим замещения отказавших ячеекнакопителя,Начальное состояние всех ячеекблоков 25 и 26 оперативной памятии триггера 20 контроля соответствуетнулевому логическому уровню и устанавливается сигналом (не показан)начальной установки.Управление режимами работы устройства осуществляется блоком 23 управления резервированием в зависимостиот соотношения кодовых комбинаций,поступающих на ее входы 33 и 34 соответственно от блока 25 памяти контроля и блока 16 контроля. Возможныекодовые комбинации по входам 33 и34 блока 23 и реализуемые при этомрежимы работы устройства приведенын таблице.11 ри отсутствии отказов в накопителях на входы 33 и 34 блока 23 поступают от блока 25 накопителя и отблока 16 контроля исходные нулевыекомбинации трехразрядного кода. Нулевая кодовая комбинация, поступающая с входа 33 на вход элементаИЛИ-НЕ 39, устанавливает на его выходе сигнал единичного логическогоуровня. Этот сигнал переключает коммутатор 41 управления на прием сигналов с входа 34 от блока 16 контроля, а также разрешает прохождениесигналов от дешифратора 40 сигналовотказа через элементы И 42 и 43Нулевая кодовая комбинация с выходакоммутатора 41 упранления поступаетна входы выборки коммутаторов 4-6адреса, переключая их ца прием сигналов от регистра 22 адреса, Нулеваякодовая комбинация на выходе схемы38 сравнения, снидстельствующая опоразрядном совпадении кодовых комбинаций на входах 33 и 34 блока 23управления резервированием, поступаетна вход выборки коммутатора 13 данных, настраивая его ца прием и выдачу на информационные выходы 29 и 30устройства, информации первого 1 ивторого 2 рабочих накопителей с выходов первого 7 и второго 8 регистровданных, 1372363Сигналом нулевого логического уровня с выхода триггера 20 контроля разрешена запись текущего адреса в регистр 24 контрольного адреса, запись сигналов контроля в вьмодные регистры блока 16 контроля, удерживается (блокируется) счетчик 27 контрольного адреса, запрещается прохождение на его вход сигналов с входа 31 синхронизации устройства через элемент И 21.При возникновении отказа в одном из накопителей с выхода блока 16 контроля на вход 34 блока управления резервированием поступает кодовая комбинация, несущая информацию об отказавшем накопителе (п.2, табл.1).Кодовая комбинация, поступающая через коммутатор 41 управления на входы выборки коммутаторов 4-6 адреса, переключает тот иэ них, который соответствует отказавшему накопителю, на прием сигналов от счетчика 27 контрольного адреса. 25Кодовая комбинация с выхода схемы 38 сравнения, полученная в результате поразрядного сравнения кодовых комбинаций на входах 33 и 34 (в данном случае она повторяет код на входе 34), поступает на вход выборки коммутатора 13 данных, настраивая его на прием и выдачу на информационные выходы 29 и 30 устройства вьчисленной с помощью блоков сумматоров 10 и 11 истинной информации отказав 35 шего накопителя.Кодовая комбинация блока 16 контроля с входа 34 блока 23 управления резервированием подается на вход 40 дешифратора 40 сигналов отказа. Сигнал единичного логического уровня с первого выхода дешифратора 40 через разрешенный элемент И 43 поступает на вход формирователя 44 временного 4 интервала.При одновременном отказе двух или трех накопителей сигнал единичного логического уровня поступает с второго выхода дешифратора 40 через разрешенный элемент И 42 на первый50 вход элемента ИЛИ 45 и третьего выхода дешифратора 40 на второй вход элемента ИЛИ 45, Сигнал с выхода элемента ИЛИ 45 поступает на контрольный выход 32 устройства, свидетельствуя об отказе устройства.Сигналом с выхода формирователя 44 временного интервала триггера 20 контроля устанавливается в единичноесостояние и в контрольный регистр 17записывается истинная информация отказавшего накопителя, которая поступает через управляемый сигналамиблока 16 контроля первый селектор14 данных с выходов коммутатора 13данных при отказе рабочих накопителей 1 и 2 или с выхода третьего блока сумматоров по модулю два 12 приотказе резервного накопителя 3.Сигнал единичного логического уровня с выхода триггера 20 контроляблокирует запись текущего адреса врегистр 24 контрольного адреса изапись сигналов контроля отказавшего накопителя в выходной регистр блока 16 контроля, а также разрешаетработу счетчика 27 контрольного адре"са и прохождение на его вход сигналов с входа 31 синхронизации устройства через элемент И 21,Устройство переходит в режим самоконтроля отказавшего накопителя, приэтом выдача истинной информации потребителю по команде обращения к устройству не приостанавливается.Режим самоконтроля отказавшегонакопителя заключается последовательном обходе массива адреса этого накопителя в поисках информации, идентичной истинной информации отказавшей ячейки.Истинная информация отказавшейячейки хранится в контрольном регистре 17 и поступает с его выхода наодин из входов схемы 18 сравнения,на второй вход которой подается через управляемый сигналами блока 16контроля второй селектор 15 данныхинформация отказавшего накопителя свыхода одного из регистров 7-9 числа.При достижении адреса ячейки, информация которой идентична истиннойинформации отказавшей ячейки, схема18 сравнения выдает сигнал, поступающий на вход формирователя 19 временного интервала.Сигналом с выхода формирователя 19временного интервала производится запись в блоки 25 и 26 по адресу отказавшей ячейки соответственно кодовой комбинации сигналов блока 16 контроля и адреса ячейки замещения с выхода счетчика 27 контрольного адреса, а также устанавливается в исход 1372363ное нулевое состояние триггер 20 контроля.Устройство переходит в режим замещения отказавшей ячейки накопителя.В режиме замещения на входы 33 и 34 блока 23 управления резервированием поступают кодовые комбинации в соответствии с п.3 табл. 1, При этом ца выходе элемента ИЛИ-НЕ 39 10 устанавливается сигнал нулевого логического уровня, которым запрещаются элементы И 42 и 43, а коммутатор 41 управления переключается на прием сигналов с входа 33 от блока 25 па мяти контроля.Кодовая комбинация блока 25 памяти контроля с выхода коммутатора 41 управления поступает на входы выборки коммутаторов 4-6 адреса, переклю чая тот из них, который соответствует отказавшему накопителю, на прием сигналов от блока 26 памяти адреса замещения,Нулевая комбинация на выходе схемы 38 сравнения настраивает коммутатор выходного числа аналогично режиьу считывания при отсутствии отказовнакопителей.В случае возникновения совпадающего по адресу отказа в двух накопителях (п.4, таб. 1) устройство осуществляет замещение отказавшей ячейки в первом накопителе в соответствии с описаццой логикой работы и па 35рировацие неисправности во второмнакопителей. Парирование выполняется по сигналам схемы 38 контроля,кодовая комбинация на выходе которойнесет информацию о втором отказавшем накопителе. Эта кодовая комбинация поступает на вход выборки коммутатора 13 данных, настраивая егона вьдачу на информационные входы29 и 30 устройства истиннОЙ информации, вычисленьой первым 10 и вторым 11 блоками сумматоров по модулюдва еФормула изобретенияПостоянное запоминающее устройство с резервированием, содержащее три акопителя, три регистра данных, три коммутатора адреса, два блока сумматоров по модулю два, коммутатор55 данных, блок контроля, счетчик кон" трольного адреса, регистр адреса, вход которого является адресным входом устройства, а выход соединен спервыми адресными входами коммутаторов адреса, входы контрольного адреса которых соединены с выходом счетчика контрольного адреса, а выходы - с входами первого, второго и третьего накопителей соответственно, выходы которых соединены соответственно с входами первого, второго и третьего регистров данных, выход первого регистра данных соединен с первыми информационными входами коммутатора данных и блока контроля и с первым входом первого блока сумматоров по модулю два, выход которого соединен с вторыми информационными входами коммутатора данных и блока контроля, третий инфор ционный вход которого соединен с выходом третьего регистра данных, вторым входом первого блока сумматоров по модулю два и первым входом второго блока сумматора по модулю два, второй вход которого соединен с выходом второго регистра данных, третьим информационным входом коммутатора данных, четвертым информационным входом блока контроля, пятый информационный вход которого соединен с выходом второго блока сумматоров по модулю два и четвертым информационным входом коммутатора данных, первый и второй выходы которого являются информационными выходами устройства, о т л и ч а ю щ е е - с я тем, что, с целью повышения надежности устройства, оно содержит регистр контрольного адреса, блок управления резервированием, блок оперативной памяти контроля, блок оперативной памяти адреса замещения, два селектора данных, схему сравнения, контрольный регистр данных, формирователь временного интервала, триггер контроля, элемент И, третий блок сумматоров по модулю два, первый и второй входы которого соединены с первым и вторым выходами соответственно коммутатора даньх и с первым и вторым информационными входами соответственно первого селектора данных, третий информационць вход которого соединен с выходом третьего блока сумматора по модулю два, выход соединен с информационным входом контрольного регистра данных, а вход выборки первого селектора данных соединен с вьходом блока контроля, первым информационным входом блока управХарактер отказа 000 000 От 5(азов нет 001 2 000 Самоконтрольотказавшего Отказ 1-го основного накопптел 5 Отказ 2-го основно- накопителяго накопителяОтказ резервногонакопителя 010 100 001 3 001 Отказ 1-го основно- Замещение го накопителяОтказ 2-го основно 010 010 отказавшей го накопителяОтказ резервногонакоГытеля 100 100 ячейки 4 001 101 Отказ 1-го основно- Замещение отказавшей го и резервного накопителейОтказ 1-го и 2-гоосновных накопителей ячейки и парирование 011 110 Отказ 2-го основно 010 го и резервногонакопителей ления резервированием, с информационным входом блока оперативной памяти контроля и входом выборки второго селектора данных, три информационных входа которого соединены с выходами5 первого, второго и третьего регистров данных соответственно, а выход соединен с первым информационным входом схемы сравнения, выход которой соединен с входом формирователя временного интервала, а второй информационный вход - с выходом контрольного регистра данных, вход выборки которого соединен с выходом установки блока управления резервированием, входом установки триггера контроля, вход сброса которого соединен с выходом формирователя временного интервала и с входами выборки блоков оперативной памяти контроля и адреса замещения, выход триггера контроля соединен с первым входом элемента И, с входами выборки счетчика контрольного адреса, блока контроля и контрольного регистра адреса, информационный вход которого соединен с входом регистра адреса, а выход соединен с информационным входом блокаоперативной памяти адреса замещенияи адресным входом блока оперативнойпамяти контроля, выход которого соединен с вторым инФормационным входомблока управления резервированием,контрольньп выход которого являетсяконтрольным выходом устройства, выход сравнения соединен с входом выборки коммутатора данных, а информационный выход соединен с входами выборки коммутаторов адреса, вторыеадресные входы которых соединены свыходами блока оперативной памятиадреса замецеп.я, адресный вход которого соединен с выходом счетчикаконтрольного адреса, счетный входкоторого соединен с выходом элементаИ, второй вход которого является входом синронизапии устройства. Считывание при отсутствииотказов накопителей совпадающего по адресуотказа двух накопителей1372363 Продолжение таблицы Отказ 1-го и 2-го 011 основных накопителей Отказ 1-го соновного 101 100 и резервного накопителей Отказ 2-го основного 110 и резервного накопителей Составитель С.КоролевТехред А,Кравчук Корректор С.Черни Редактор А,Ворович Заказ 487/43 Тираж 590 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб , д.4/5