Устройство для сжатия информации

И ОЮЗ СОВЕТ ОЦИА ЛИСТ РЕСПУБЛИН ИХ А 9)(51)4 С 08 С 1 с ИСАНИЕ ИЗОБРЕТЕНИЯ товченко ьство ССС3/00, 198 4) УСТРОЙСТВО ДЛЯ ТИЯ ИНФОРМАЦИИ(57) Изобре измерительн ники и може ройствах сб тся к област тельной техние относ и вычисли быть испо а, преобр ьзован зовани ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(53) 621.398(088.8) (56) Авторское свидетУ 1142855, кл. С 08 С редачи и автоматизированной обработки электрических сигналовЦельюизобретения является повышение точности работы устройства сжатия информации при нестационарных входных сигналах. Поставленная цель достигаетсявведением управляемого делителя частоты, элемента И и новых связей, приэтом в соответствии с найденной частотой дискретизации меняется коэффициент деления управляемого делителячастоты, в зависимости от которогоизменяется частота записи существенных ординат обрабатываемого сигналав выходную буферную память3 ил.Изобретение относится к измерительной и вычислительной технике иможет быть использовано в устройствахсбора, преобразования передачи и автоматизированной обработки электрических сигналов.Целью изобретения является повышение точности работы устройства сжатияинформации при нестационарных входных 10сигналах.На фиг. 1 представлена функциональная схема устройства 1 на фиг. 2 -синхроимпульсы на выходах элементовустройства; на фиг. 3 - сигналы на 15выходах блока первой буферной памятисг 2и регистра сдвига при эмин ) змасУстройство (фиг. 1) содержитАЦП 1, генератор 2 импульсов, первый3 и второй 4 делители частоты, коммутатор 5, сумматор 6, регистр 7 сдвига, управляемый делитель 8 частоты,второй 9 и первый 10 блоки буфернойпамяти, счетчик 11, триггер 12, элемент И 13, ключи 14-16, вычитатель 2517. квадратор 18, усреднитель 19,блок 20 сравнения и блок 21 постоянной памяти,Устройство работает следующимобразом, 30При включении устройства его блокиустанавливаются в исходное состояние,в котором блоки 9-10 буферной памяти, счетчик 11 и сумматор 6 очищены,триггер 12 находится в таком состоянии, что ключи 14-16 закрыты.Входной аналоговый сигнал преобразуется в цифровую форму АЦП 1, частота запуска которого формируетсяделением на постоянную величину частоты генератора 2 импульсов в делителе 3 частоты. Частоты выходных импульсов Г, генератора 2 импульсоввыбирается значительно большей, чемчастота запуска АЦП 1 Г, которая 45выбирается такой, например, что в двараза превосходит максимально возможную граничную частоту спектра аналогового входного сигнала Г,р (фиг.2 а).Импульсная последовательность с частотой повторения Г с выхода генератора 2 импульсов поступает также навход делителя 4 частоты, на выходекоторого формируются ш импульсныхпоследовательностей, частоты повторения которых образуют сетку частот(фиг. 2). Эти импульсы последовательностей подаются на входы коммутатора 5. Сумматор 6, управляющий коммутатором 5, после установки блоков устройства в исходное состояние иэ сетки частот на выходе делителя 4 частоты позволяет передать на вход регистра 7 самую высокую частоту, т.е, 1, . При таком состоянии сумматора коэффициент деления управляемого делителя 8 такой же, как и делителя 3 т.е. запись ординат во второй блок 9 буферной памяти осуществляется с частотой запуска АЦП 1. Параллельно происходит запись ординат сигнала в первый блок 10 буферной памяти. По сигналу переполнения счетчика 11, объем которого равен заданному числу слов, записываемых в первый блок 10 буферной памяти, переключается триггер 12 и открываются ключи 14 и 15. Одновременно сигнал триггера 12 поступает на второй вход элемента И и после записи последней ординаты в блок 1 О буферной памяти на выходе элемента И формируется сигнал, открывающий ключ 16. С этого момента начинается сжатие координат, заполненных в блоке 1 О буферной памяти, с высокой тактовой частотой Г .Для осуществления сжатия ординат определяются разности между предыдущей и последующей существенными ординатами, Для определения этих разностей на первом цикле усреднения в регистр 7 сдвига с коммутатора 5 подается вдвое более низкая частота по отношению к частоте вывода данных иэ первого блока 10 буферной памяти, Следовательно, в регистр 7 сдвига иэ первого блока буферной памяти эаписываются коды каждой второй ординаты сигнала, Эти коды подаются на второй вход вычитателя 17, на первый вход которого поступают коды всех ординат сигнала, Разности между кодами ординат из вычитателя 17 возводятся в квадрат в квадраторе 18 и интегрируются в усреднителе 19. Полученное на выходе усреднителя 19 действительное значение среднеквадратической погрешности от сжатия ин 2формации 0 сравнивается в блоке 20 сравнения с заданными погрешносгблоке 21 постоянной памяти (3 , с сравнения передает через ключ 14 на суммирующий вход сумматора 6 сигнал, который увеличивает содержимое сумматора на единицу и переключает выходз 13651коммутатора на более низкую частоту,поступающую от второго делителя 4частоты. На этом заканчивается первыйцикл усреднения и начинается следую 5щий цикл. В следующем цикле болеенизкая частота позволяет, например,еще вдвое уменьшить количество кодовординат, записываемых в регистр 7.При этом частота вывода кодов ординат иэ блока 10 буферной памяти сохраняется как и на предыдущем циклезначительно более высокой, чем частота запуска АЦП 1 Г . Объем первогоблока 10 буферной памяти определяет 15интервал усреднения усреднителя 19.Интервал усреднения пропорционаленвеличине интервала корреляции входно"го сигнала и обратно пропорционалензаданной погрешности от сжатия сигнала,Циклы усреднения квадратов разностей, получаемые со все более увеличивающимся шагом, следуют друг эа2 ь 2другом до тех пор, пока Ос О мн . 25При выполнении условия 1 с 33 мин3, , (фиг. За, б) блок сравнениясигналов не выдает и состояние сумматора 6 не изменяется, При условиис выхода блока сравне- З 0ния через ключ 15 на вычитающий входсумматора 6 подается сигнал, уменьшающий содержимое сумматора 6 и,следовательно, возрастает частотаимпульсов, коммутируемых с выхода35второго делителя частоты на управляющий вход регистра 7 сдвига, Посленескольких циклов усреднения на выходе коммутатора 5 устанавливаетсятакая частота импульсов, при которой 40мин " 13 ма.Соответствующееэтой частоте состояние сумматора 6устанавливает необходимый коэффициентделения управляемого делителя частоты, который выдает синхроимпульсы,записи существенных ординат во второйблок 9 буферной памяти, т.е. определение необходимой частоты дискретизации проводится с высокой скоростьюэа время1/Гэ, а существенные выборки входного сигнала записываютсяво второй блок 9 буферной памяти вреальном масштабе времени, Послеприхода очередного отсчета с АЦП 1его значение записывается в первыйблок 10 буферной памяти, при этомпервое, записанное в блок 10, значение ордннаты стирается. Затем сновапроводится описанная обработка содер 07жимого первого блока 10 буферной памяти. Если условие 3, с О с 3мин ) э мовсне выполняется, изменяется в нужнуюсторону содержимое сумматора 6 и,следовательно, изменяется коэффициентделения делителя 8 частоты,Таким образом, частота дискретизации подлежащих передаче сигналов адаптивно изменяется при изменении частотных свойств и дисперсии входных сигналов.формулаизобретенияУстройство для сжатия информации, содержащее аналого-цифровой преобраэонатель, вход которого является входом устройства, генератор импульсов, выход генератора импульсов соединен с входом первого делителя частоты,выход которого соединен с управляющим входом аналого-цифрового преобзователя и с входом счетчика, триггер, выход которого соединен с управляющими входами первого и второго ключей, выход аналого-цифроного преобразователя соединен с входом первого блока буферной памяти, регистр сдвига, выход которого подключен к первому входу вычитателя, второй вход которого объединен с нходом регистра сдвига, выход вычитателя соединен с входом квадратора, выход квадратора соединен с входом усреднителя, выход которого соединен с первым нходом блока сравнения, к второму входу которого подключен выход блока постоянной памяти, первый и второй выходы блока сравнения соединены соответственно с вторыми входами первого и второго ключей, выход первого ключа соединен с суммирующим входом сумматора, выход второго ключа соединен с нычитающим входом сумматора, выход которого соединен с управляющим входом коммутатора, информационные входы которого соединены с соответствующими выходами второГо делителя частоты, вьжод коммутатора соединен с управляющим входом регистра сдвига, выход второго блока буфер ной памяти является выходом устройства, третий ключ, о т л и ч а ю щ е е с я тем, что, с целью повышения точности работы устройства при нестационарных входных сигналах, н него введены управляемый делитель5 13 частоты и элемент И, выход сумматора соединен с управляющим входом управляемого делителя частоты, выход пер - вого делителя частоты соединен с первым входом элемента И и с входом управляемого делителя частоты, выход которого соединен с управляющим входом второго блока буферной памяти, выход триггера соединен с вторым входом элемента И, выход которого соединен с управляющим входом третьего 65107ключа, выход которого соединен с управляющим входом первого блока буфер" ной памяти, выход генератора импульсов соединен с входами третьего ключа и второго делителя частоты, выход первого блока буферной памяти соединен с входом регистра сдвига, выход счетчика соединен с входом триггера, выход аналого-цифрового преобраэователя соединен с входом второго блока буферной памяти.365107 Составитель В,КраюшкиТехред И.Верее ектор А.Обруч дактор О.Головач Подписита СССР Заказ 6614/43 4/5 графическое венно рои ф) Т ВНИИПИ Госу по делам 113035, Иосква