Цифроаналоговый преобразователь с автокалибровкой

,1361720 03 М 1 КСАН РЕТЕНИЯ др. Микро- и миомиздат, 1984,етр универсаль-,ое описание Хв ЕО БРАЗО ВАТЕЛ осится к вычислижет быть исполья прецизионн бразователей опориюляноя ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) ЦИФРОАНАЛОГОВЫЙС АВТОКАЛИБРОВКОЙ (57) Изобретение отн тельной технике и мозовано для построеницифроаналоговых прео Цель изобретения - повышение точностис одновременным упрощением устройства. Устройство содержит делитель 1напряжения, умножающий цифроаналоговый преобразователь 2, ш коммутаторов 3, буферные усилители 4 инвертор 5, сумматор 6, блок 7 весовых резисторов, два компаратора 8, 9 и про,граммный блок 10. Введение в устройство умножающего цифроаналоговогопреобразователя 2 и двух компараторов8, 9, обеспечивающих прямую компенсацию напряжения ошибки младшими разрядами умножающего цифроаналоговогопреобразователя, позволяет повыситьточность преобразования и упроститьустройство. 2 ил,,1361720 Изобретение относится к вычислительной технике и может быть использовано для построения прецизионных цифроаналоговых преобразователей,Цель изобретения - повышения точности с одновременным упрощением уст ройства.На фиг,1 представлена функциональ- ная схема преобразователя; на 10 Фиг.2.1-2.4 - алгоритмы работы устройства в режиме калибровки и в режиме измерения.Преобразователь (Фиг.1) содержит делитель 1 напряжения, умножающий 15 цифроаналоговый преобразователь (ЦАП) 2, ш коммутаторов 3, буферные усилители 4, инвертор 5, сумматор 6, блок 7 весовых резисторов, два компаратора 8 и 9 и программный блок 10. 20Преобразователь работает следующим образом.С помощью программного блока 10 задается один из режимов работы: калибровка или измерение. Режим калиб ровки: Т - получение компенсирующих кодов для калибровки нулевого уровня и линейности характеристики устройства, 11 - получение калибровочного коэффициента для калибровки обш"го З 0 коэффициента преобразования устройства, 111 - режим измерения с одновременным формированием скорректированного кода, на основе результатов, полученных в режимах 1 и 11. 35Режимы 1 и 11 выполняются предварительно, полученные при их выполнении коды и коэффициенты используются для коррекции кода, поступающего на устройство в рабочем режиме (режим 40 111). Режимы 1 и 11 выполняются периодически. Критерием, определяющим периодичность их выполнения, является величина временного изменения параметров делителя напряжения, блока ве совых резисторов, дрейфа нулевого уровня узЛов устройства.Основой процедур Т и 11 является подпрограмма получения компенсирующего кода (фиг.2.1). Процесс получения компенсирующего кода основан на известном методе поразрядного приближения с использованием перемножающего ЦАП 2 и компаратора 9. Для получения компенсирующего ко да П коммутаторы 3 и 3 устанавлива 1ются в положение 1 В, на ЦАП 2 подается компенсирующий код П и далее выполняется подпрограмма получения компенсирующего кода. Операция, выПри выполнении этой подпрограммыодновременно осуществляются операции;компенсация ошибки и получение кода,необходимого для этой компенсации. Подпрограмма получения компенсирующего кода на примере получения компенсирующего кода нулевого уровня, П работает следующим образом: коммутаторы 3 и 3, ЦАП 2 устанавливаются в положение ОВ. На выходе устройства выделяется сигнал ошибки, характеризующий сдвиг нулевого уровня устройства. Компаратор 9 в этот момент указывает полярность ошибки (сдвига нулевого уровня). Далее происходит собственно компенсация напряжения ошибки. Предположим для определенности, что полярность ошибки отрицательная. Первым тактом включается старший (11-й) разряд ЦАП 2, при этом на вход сумматора 6 подается напряжение ком- . пенсации, противоположное по полярности напряжению ошибки, Компаратор 9 в этом такте указывает полярность напряжения ошибки после компенсации старшим разрядом ЦАП 2, а также указывает старший разряд искомого кода ошибки. Таким образом, если напряжение компенсации по абсолютной величине больше напряжения ошибки, то старший разряд кода ошибки равен "0", а если меньше, то "1". Вторым тактом включается следующий по старшинству 10-й разряд ЦАП 2, а на 11-й разряд подается найденный в предыдущем такте старший разряд кода ошибки. Компаратор 9 в этом такте указывает на полярность напряжения ошибки после компенсации двумя старшими разрядами ЦАП 2, а также указывает на искомый (10-й) разряд кода ошибки,.Таким же образом происходит компенсация и в следующих тактах младшими разрядами ЦАП 2. Полностью компенсация заканчивается за 11 тактов. (Если известен максимально возможный код ошибки, компенсацию можно начинать не с 11 разряда, а с разряда, соответствующего разрядности возможного кода ошибки). Блок-схема алго" ритма подпрограммы получения компен-. сирующего кода для технической реализации ЦАП с автокалибровкой для и = 3, ш = 2, к = 11, приведена на фиг.2,1..1 361 720 где Ц, - напряжение, поступающеена сумматор 6 по каналукоммутатор 3 - буферныйэлемент 4 - инвертор 5;1Цщ - напряжение, поступающее насумматор по каналу коммутатор 3 - буферный элемент 4,Подстрочный индекс показывает к какок 15му выводу делителя 1 напряжения подключен открытый канал коммутаторов 3или 3 .Если на данном этапе напряжениеЦ принять за опорное,то код Ц,физически можно интерпретировать каккод, который необхоДимо сложить с кодом, подаваемым на ЦАП 2, чтобы при 1вести напряжение Ц в соответствие18с опорным,25Для получения компенсирующего кода Ц (фиг.2.2) коммутатор 3 устанавливается в положение 1 В, коммутатор 3 в положение ОВ, ЦАП 2 в положение соответствующее выходному на30пряжению 8 В плюс код Цо, и далее выполняется подпрограмма получения компенсирующего кода. Операция, выполняемая на этом этапе, может быть определена следующей формулой: Ц эв Цэв ЦЧ68 6 В Ц 2 Ц 6 Цо Ц 7 Ц = Ц - Ц - ЦВ 78 68 ВЬ цВО Цг 2 Цо ЦВ к7 Ь в В Ц8 8 ЦЛЙ + ЦВ+ Ц 7+ ЦоПолучение компенсирующего кода выполняется по той же подпрограмме, что и в процедуре 1 за исключением того, что на этот раз анализируется выход компаратора 8. При этом происходит сравнение входного и выходного напряжения устройства в целом. Операция, выполняемая на этом этапе, может быть определена следующей, формулой:9 оцорн Э 8 В 8 Цво 8 полняемая на этом этапе, может бытьопределена следующей формулой: Цзе Цгь 08 цдп г эЦ - Ц ЦВ = ЦЬ - ЦЬЬ ЦВ 8 цап - Цг - Ца к7 68 В Вв цлл Компенсирующие коды запоминаются в ОЗУ программного блока 10 и на этом процедура получения калибровочных ко О дов для калибровки нулевого уровня и линейности заканчивается.В процедуре Е 1 - получении калибровочного коэффициента для калибровки общего коэффициента преобразования коммутатор 3 устанавливается в положение ОВ, коммутатор 3 в положение 7 В, ЦАП " в положение, соответствующее сумме Ц =Ц - Цв ое вьцло оКод Ц. физически можно интерпретировать как код, который необходимосложить с кодом, подаваемым на ЦАП 2,чтобы пРивести напРЯжение Ц вь цв в1вь цвпсоответствие с опорным Ц,Для получения компенсирующего кодаЦ коммутатор 3 устанавливается в положение 2 В, коммутатор 3 в положение 1 В, ЦАП 2 в положение, соответствующее суммеЦэвцп Цг + Ц + ЦО и далее выполняется подпрограмма получения компенсирующего кода.. Операция, выполняемая на этом эта-. пе, может быть определена следующей формулой:кЦ Э Ц 28 Ц 18 Ц 88 ЦАП Ц 7оЕсли установить коммутаторы 3 и 3( в положение 2 В, то результирующий компенсационный код Ц будет .равен гв 2 ВфКод Ц физически можно интерпретировать как код, который необходимо сложить с кодом, подаваемым на. ЦАП 2, чтобы привести напряжение Ц 28 в соответствие с 2 Ць .Аналогично получают остальные компенсирующие коды, определяемые форму- лами1361720 Отдельные узлы и блоки могут бытьреализованы следующим образом.Делитель напряжения может быть вы- Бполнен на сборке резисторов типа С 2- 29 В, коммутаторы - на микросхемах590 КН 6, умножающий ЦАП - на микросхеме 572 ПА 2, буферный усилитель, инвертор, сумматор и компараторы могутбыть реализованы на операционных усилителях, например, 140 УД 17 А. Программный блок 10 в данной реализации выполнен на стандартном микропроцессор-ном комплекте 580 серии, связь кото рого с остальными узлами устройстваосуществляется через универсальнуюинтерфейсную микросхему 58 ОИК 55. Такое выполнение программного блока 10обусловлено использованием последнегов составе измерительной системы, вкоторой указанный микропроцессорныйкомплект выполняет функции общего"блока управления и вычисления.1Введение в устройство умножающегоЦАП 2 и двух компараторов 8 и 9, обеспечивающих прямую компенсацию напряжения ошибки. младшими разрядами умножающего ЦАП, позволило повысить точность преобразования и упростить уст ройство. сирующих кодов вносится коррекция, учитывающая следующие возможные погрешности устройства: сдвиг нулевого уровня, нелинейность всех элементов устройства, погрешность устройства коэффициента передачи.Для устранения погрешности коэффициента передачи используются компенсирующие коды Би П 9, показывающие с какой полярностью и на сколько отличаются максимальные значения, выдаваемые с ЦАП 2 (младшие 11 разря дов) и всего устройства в целом соответственно;Для устранения сдвига нулевого уровня используется компенсирующий код Б,. В зависимости от того, .акой вход подключен к коммутатору 3 (старшие 3 разряда), выбирается соответствующий компенсирующий код П,Значение кода, подаваемого на ЦАП 2, таким образом, будет равно сумме 35 40 45 50 55 Следует отметить, что для достижения необходимо диапазона преобразования умножающий ЦАП 2 включается в режиме четырехквадратного перемножения, например, таким образом, чтоКод Б физически можно интерпретировать как код, показывающий разность между истинным и реальным значениями выходного напряжения при коэффициенте передачи устройства ЦАП, равном 1,Код Б заносится в ОЗУ програм 9много блока 10 и на этом процедура 11 заканчивается.Процедура 1 Т 1 заключается в коррекции кода, поступающего для исполнения на устройство в рабочем режиме. На этом этапе с помощью компен 09 И ПН+ --- -+П +П2 14 1 2 11 1 1 о ф где Н - код , поступивший для исполнения ,6- 1 1 младших разрядов кода ;б; - компенсирующий код , соотв етс твующий включенному входукомпаратора 3;П - компенсирующий код нулевогооуровня.На коммутатор 3 подается код трех старших разрядов исходного кода Я. код 00000 соответствует код 01000 соответствует код 10000 соответствует код 11000 соответствует код 1111 соответствует Формула изобретения Цифроаналоговыи преобразователь с автокалибровкой, содержащий программный блок, блок весовых резисторов, ш-коммутаторов, резистивный делитель напряжения, первый вход которого является входной шиной опорного напряжения, второй вход подключен к шине нулевого потенциалаа выходы соединены с соответствующими информационными входами каждого 1-го коммутатора, выход -го коммутатора, кроме первого, через 1-й буферный усилитель, кроме первого, подключен к му, кроме первого, входу блока весовых резисторов, выход которого соединен с входом сумматора, выход которого является выходной шиной, выход первого коммутатора через первый буферный усилитель соединен с входом инвертора, управляющие входы каждого коммутатора соединены с соответствующими выходами программного блока, о т л и ч а ю щ и й с я тем, что, с целью повышения точности с одновременным упрощением, в него введены умножающий цифроаналоговый преобразова1361720 Начало Комм, 3 сослал /ФАЗЮсост О цлп г Юсосто оми, сося,коми. Г сост ЗИ алпг о сост ил ки иеилуч. ком олуч. ко кода Йо ода 5 они.З соса Зд аии.7 дсосм, И лпс дсостлфф ламм,3 состоим. У д сост 18и дсост О,Пауч, комп кодойПолуч. комп кода ц, ломи, 3 соса они,3 авк.Иолпе состиллкии Ь комм. 3 Юсост ЗВМоим. 3 Ф сост дВлпгдссс и уч. кои кода Оз ин,3 сосал и. 3 здсост И ицлаев дсуср,Качи 3, сост гВ коми 3 Сост И Фпгдсости .и ии,фмУ, комп,аЬ Ютель, первый и второй компараторы,первые входы которых объединены иподключены к выходу сумматора, вторыевходы первого и второго компараторовподключены соответственно к входнойшине опорного напряжения и к шине нулевого потенциала, а выходы соединенысоответственно с первым и вторым входами программного блока, (ш+1)-е вы О ходы которого соединены с соответствующими управляющими входами умножающего цифроаналогового преобразователя, вход опорного напряжения которого соединен с входной шиной опорного напряжения, а выход подключен к (ш+1)-му входу блока весовых реэисторов, первый вход которого соединен с выходом инвертора.. г.з фиг. Составитель Н,КапитанТехред И.Попович ректор И.Пожо едактор Е.Папп Заказ 6304/ 0 ВНИ твен тении 5, Ра по делам 13035, Моска Произ нно-полиграфическое предприятие, г. Ужгород, ул, Проектн Тираж Госуда изПодпискомитета СССРи открытийшская наб., д, 4