Устройство для считывания и кодирования изображений объектов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 51)5 0 к 9 ТЕНИЯ А К АВТОРСКОМУ ДЕТЕЛЬС ГВУ ть использова объекто ожет ачознавания изоб и решении задажений объектов, Цель изобретен ональных возмо тем введения код екции струк На фиг. 1 стройства; онструктивн урного опис иг, 3-п и; на фиг афиг, 5тветства фиг,иг. 7 аркиуправления;ровки; на фиУстройств г, 9 - схе о (фиг. 1) раже ний, б ления. т блок еобраоде рж ок 2 ввода изо ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИРИ ГКНТ СССР(088,8)видетельство СССР06 К.9/00, 1974.идетельство СССР06 1 9/46 ь 1985ДЛЯ СЧИТЫВАНИЯ И КОДИНИЙ ОБЪЕКТОВотносится к области Изобретение относится к автома ке, в частности к устройствам для считывания и кодирования изображе ия - расширение функностей устройства пувого описания и коризображений объектов. ставлена блок-схема г, 2 - конкретное волнение узла струк- изображений; на второй блоки памяпятый блок памяти; первый и второй де,801548800 А 1 автоматики, в частности к устроиству для считывания и кодирования иэображений обьектов, и может быть использовано при распознавании образов, Цель изобретения состоит в расширении функциональных возможностей устройс тв а, Цель дос тиг аетс я путем введения кодового описания и коррекции структуры изображений объектов, что обеспечивается введением пяти блоков памяти, двух дешифраторов, пятого элемента И, четвертого элемента задержки, первого и второго элементов ИЛИ, .блока маркирования изображений и коммутатора, 9 ил,зования изображений, включающий узел 2-1 цифровой фильтрации и узел 2-2 расфокусировки, блок 3 синхронизации, первый селектор 4 признаков иэображений объектов, включающий узел 4- 1 цифровой фильтрации, узел 4-2 рас - фокусировки и узел 4-3 выделения приз иаков, второй селектор 5 признаков изображений объектов, включающий узел 5-1 цифровой фильтрации, узел 5-2 расфокусировки и узел 5-3 выделения признаков, первый элемент 6 задержки, пер вый элемент И 7, второй элемент 8 задержки, второй 9, третий 10 и четвертый 11 элементы И, элемент 12 задержки и узел 13 структурного описания изображений объектов,На фиг. 1 также показаны блок 14 воевода и выходы 15-19.Узел 13 структурного описания (фиг. 2) содержит первый блок 20 памяти, первый дешифратор 21, пятый эле1548800 Составитель А.РомановРедактор ИЛ 1 макова Техред.А,Кравчук Корр ек ал НТ СССР. суд Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 3 ак аз ВНИИП Тираж 561. Подписнотвенного комитета по изобретениям и открытиям пр 113035, Москва, И, Раушская наб., д, 4/500 3 15488ент И 22, четвертый элемент 23 заержки, второй блок 24 памяти, третий блок памяти 25, выполненный в виде ПЗУ, четвертый блок 26 памяти выполненный в виде ОЗУ, первый элемент5ИЛИ 27, второй дешифратор 28, коммутатор 29, второй элемент ИЛИ 30, пятыйблок 31 памяти, блок 32 маркированияизображения и блок 33 управления.Первый 20 и второй 24 блоки памяти(фиг. 3), выполняющие Функции накопф ления признаков, содержит ОЗУ 34, узлы 35-37 памяти, ОЗУ 38, элементы 39и 40 задержки, узел 41 маркировки,элемент 42 задержки, элемент ИЛИ 43,элемент И 44, элементы ИЛИ 45 и 46 иэлемент 47 задержки.Пятый блок 31 памяти (Аиг. 4),предназначенный для хранения координат узлов, содержит счетчик 48, дешифратор 49, ОЗУ 50 и 51, элементыИЛИ 52 и 53 и элемент НЕ 54,Первый дешифратор 21 (фиг. 5),предназначенный для выделения фрагментов вертикали, содержит элементы55-60 задержки и узлы 61 и 62 дешифрации,Второй дешифратор 28 ,фиг. 6),предназначенный для выделения фраг 30ментов горизонтали, содержит элементы 63-68 задержки и узлы 69 и 70 дешифрации.Блок 33 управления (фиг, 7) содержит элемент 71 задержки элемент ИЛИ72, элементы 73 и 74 задержки, деаифратор 75, элемент 76 задержки, элемент И 77, элемент 78 задержки, триггер 79, элемент ИЛИ 80, элемент 81 задержки и дешифратор 82,Узел 41 маркировки (фиг. 8) содер -40жит блок 83 управления, счетчик 84,регистры 85 и 86, коммутаторы 87 и 88,ОЗУ 89 коммутатор 90, элементы 91 и92 задержек, дешифратор 93, элемент45И 94, счетчик 95, дешифратор 96, элемент 97 задержки, блок 98 сравнения,элементы ИЛИ 99 и 100, элемент 101задержки и дешифратор 102,Блок 83 управления (Фиг, 9) содержит элемент 103 задержки, дешифратор104, элементы 105 и 106 задержки,элемент ИЛИ 107, элемент И 108, элемент 109 задержки и элемент ИЛИ 110,Устройство работает в двух режимах:в режиме считывания и в режиме выцачи информации,В режиме считывания отсчеты бинарного изображения, полученные на выходе блока 1 отсчет за отсчетом вдольстрок изображения и строка за строкой поперек строк, подаются с частотой, определяемой блоком 3 синхронизации, на вход узла 2- блока 2. Свыхода узла 2-1 сигнал поступает.,навход узла 2-2, Сигналы с выхода олока 1 одновременно с поступлением навход блока 2 поступают также на элемент 8 задержки, пройдя через который также одновременно поступают наэлемент 6 задержки на ш тактов и наодин из входов элемента И 9, С выхода элемента 6 задержки сигнал отсчетов исходного изображения, пройдя через элемент И 7, поступает на входблока 4, С выхода элемента И 9 сигнал отсчетов исходного бинарного изображения поступает на вход блока 5,Коррекция матрицы горизонтали производится на элементах И 7 и 10 при помощи узла 4-3, а матрицы вертикали -на элементах И 9 и 11 при помощи узла5-3.Отсчеты откорректированной матрицыгоризонтали с выхода элемента И Опоступают через вход 16 узла 13 напервые входы дешифратора 21, блока20 гамяти и элемента И 22, На первомвыходе дешифратора 21 формируются отсчеты, соответствующие началу горизонтали, а на втором выходе - отсчеты,соответствующие концу горизонтали, которые поступают соответственно черезвходы блока 20 на первые входы узлов36 и 37 памяти и на второй и третийвходы элемента ИЛИ 43, на выходе которого образуется частичный узел горизонтали,Отсчеты откорректированной матрицы вертикали с выхода элемента И 11через элемент 12 задержки поступаютчерез вход узла 13 структурного описания изображения на первый вход дешифратора 28, на первый вход блока24 и второй вход элемента И 22, Напервом выходе дешифратора 28 формируются отсчеты, соответствующие началу вертикали, а на втором выходеотсчеты, соответствующие концу вертикали, которые через входы блока 24поступают на первые входы узлов 36 и37 памяти и на второй и третий входыэлемента ИЛИ 43, на выходе которогообразуется частный узел вертикалинаправления,На выходе элемента И 22 формируются фрагменты пересечения горизонта00 5 15488ли и вертикали и с задержкой с вьходаэлеме нта 23 з аде ржк и и ос туп ают чере эвходы блоков 20 и 24 на четвертыйвход элемента ИЛИ 43 каждого из блоков, Элемент 23 задержки уравниваетзадержку формирования отсчетов фрагментов начал и концов горизонтали ивертикали. Отсчеты с узла горизонтали и вертикали с выхода элемента ИЛИ43 через вход блоков 20 и 24 поступают на входы элемента ИЛИ 30, на выходе которого формируются отсчеты обобщенного узла и поступают на вход блока 32,5В каждом иэ блоков 20 и 24 записькодов номеров линий в ОЗУ 38 и 34 исоответствующих фрагментов псевдоузлов, начал и концов линий происходитаналогично, Поэтому достаточно рассмотреть работу блока на примере горизонтали.Отсчеты, соответствующие фрагментампсевдоузла горизонтали, начала горизонтали ипи конца горизонтали, поступают соответственно через первый входузлов 35-37 памяти, через элемент 39задержки на вход записи ОЗУ и черезэлемент ИЛИ 45 на его информационныйвход, Одновременно отсчеты фрагментовузла горизонтального направления с выхода элемента ИПИ 43 через элемент 42задержки и элемент ИПИ 45 поступаютна входы записи ОЗУ 34 и 38, на информационные входы которых подаются кодыномеров горизонтальных линий соответственна с выходов узлов 41 маркировки,При этом код адреса ОЗУ 34 и 38,а также ОЗУ узлов 35-37 памяти определяется кодом номера узла, которыйснимается с второго выхода блока 32маркировки и через девятый вход блоков 20 и 24 поступает на адресныйвход укаэанных ОЗУ, . 45В процессе считывания информационные признаки начал, коннов, пересечений, Псевдоузлов линий как горизонтального, так и вертикального направлений появляются не одновременно, Поэтому 50 в ОЗУ 34 и 38 происходит постепенное накопление информации об узлах изображения, кодовое описание которого в форме таблицы формируется только после считывания всего изображения, При55 этом с выходов блоков 20 и 24 может быть получена информация о фрагментах описания узлов и кодов номеров горизонтальных и вертиКальных линий,6Информация о координатах узла ипризнак "Конец описания" снимаютсяс выходов ОЗУ 50 и 51 соответственнои через выходы блока 31 поступают совместно с информацией о фрагментах описания узлов и кодов номеров горизонтальных и вертикальных линий с первыхвыходов блоков 20 и 24 через выходблока 13 на входы блока 14,Код адреса ОЗУ 50 и 51 блока 31также определяется кодом номера узла,который с второго выхода блока 32 маркировки через пятый вход блока 31 поступает на адресные входы ОЗУ 50 и 51.Код на информативном входе ОЗУ 50определяется кодом адресного счетчика 48, Код последнего в свою очередьопределяет номер элемента иэображения,который пропорционален числу тактовыхимпульсов на входе счетчика, начинаяс момента считывания иэображения, иотражает координату узла, Координатыузла записаны в ОЗУ 50 только в томслучае, если на выходе блока 32 маркировки появляется импульс, соответствующий начальному элементу связныхэлементов узла, который через входыблока 31 и элемента ИЛИ 52 поступаетна вход записи ОЗУ 50. Признак "Конецописанияпоявляется на выходе дешифратора 49 после считывания всегокадра изображения и через элемент ИЛИ53 записывает в ОЗУ 51.При наличии сложного узла на выходе блока 32 появляется импульс, который через элемент ИЛИ 25 поступает навход записи ОЗУ 26 и так как на информативном входе ОЗУ 26 и адресныйвход ОЗУ через коммутатор 29 соединенс первым выходом блока 32 маркировки,то в ОЗУ записывается "1" по адресу,определяемому кодом узла с выхода блока 32 маркировки.В режиме считывания иэображенияблок 33 управления не функционируети на его втором выходе уровень "1", ана остальных выходах уровень "0.При этом на входах блоков маркировкитакже уровень "0" и блок 32 и узел 41управляются только по входу,Отсчеты изображения с первого входа блока с задержкой.на элементе 97задержки поступают на второй входэлемента И 94, второй вход дешифратора 96 и четвертый управляемый входкоммутатора 90,Код текущего номера изображенияхранится в маркировочном счетчике 95,двоичный код с выхода которого поступает на второй информационный входкоммутатора 90,Код элементов изображения с присвоенным номером с выхода коммутатора90 поступает на вход элемента 91 задержки, в котором задерживается на,один такт,С выхода элемента 91 задержки сни 10мается код номера изображения объекта предшествующего элемента строкии поступает на первый вход дешифра 1 тора 93, четвертый информационный входкоммутатора 90, вход информационногокоммутатора 87 и на первый вход бло ка 98 сравнения, а также на вход элемента 92 задержек.С выхода элемента 92 задержек снимается код номера изображения объектасоответствующий соседнему элементупредшествующей строки, и поступаетна второй вход дешифратора 93, третийинформационный вход коммутатора 90 ина второй вход блока 98 сравнения, 25Если коды номеров элементов изображения объектов на выходах элементов91 и 92 задержек нулевые, то на выхо 1 де дешифратора 93 устанавливаетсяуровень "1", который разрешает черезэлемент И 94 занесение очередного импульса в маркировочный счетчик 95 текущего номера изображения через элементы И 99 и ИЛИ 100,Одновременно на выходе коммутатора90 маркировки появляется код номера35изображения объекта в соответствии скодом маркировочного счетчика, таккак при наличия "1" на втором управляющем входе коммутатора 90 обеспечивается подключение второго информационного входа к выходу, Длитель -кость импульса занесения на выходеэлемента И 94 равна одному такту, таккак с задержкои на один такт на выходе элемента 91 появляется код, отличный от нуля, и на выходе дешифратора93 присутствует потенциал, которыйзапрещает прохождение отсчетов изображения объектов на выход элементаИ 94,50 Принимая во внимание, что подключение кода номера изображений объектов с выхода элемента 91 задержек к выходу коммутатора 90 осуществляется при наличии "1" на четвертом управляющем входе коммутатора 90, то связанным элементам строки присваивается один и тот же код номера изображенияобъекта,Управление первым коммутирующимвходом коммутатора 90 и режимом работы ОЗУ 89 осуществляется блоком 83управления, с входа которого поступают отсчеты изображения на перхайвход дешифратора 104 и через элемент103 задержки с задержкой на один тактна второй вход дешифратора 104 и напервый вход элемента И 108, На выходе дешифратора формируется импульсдлительностью в один такт, когда напервом входе дешифратора 104 "1", ана втором входе "0". Момент появленияэтого импульса соответствует первомуэлементу из связных элементов в строке, Импульс с выхода дешифратора 104поступает на вход записи информациив регистр 85, и в регистр 85 при этомзаноситсякод адресного счетчика 95,Зтот же импульс с выхода дешифратор104 задерживается на элементе 105 задержки и поступает на второй вход элемента И 108, на вход занесения дешифратора 96 и первый управляющий входкоммутатора 90, а также на второй входэлемента ИЛИ 107 и через однотактныйэлемент 106 задержки на первый входэлемента ИЛИ 107 и второй вход элемента ИЛИ 110, с выходов которых поступает на второй вход адресного коммутатора 88 и вход "Запись" ОЗУ 89 соответственно, При наличии этого сигнала в первый такт в регистр 86 переписывается код адресного счетчика 84,происходит коммутация выхода регистра86 с адресным входом ОЗУ 89 и перепись кода номера изображения объектаиз ОЗУ в элементе 91 задержек.Во в горой такт по тому же адресуОЗУ 89 обнуляется за счет подачи импульса записи с выхода элемента ИЛИ..110 на вход записи ОЗУ 89, Коммутация информации из ОЗУ 89 происходитна такт раньше, чем поступает пер-вый отсчет связанных. элементов в строке, так как элемент 97 задержкизадерживает отсчеты изображения, Призаписи кода номера изображения в ОЗУ89 на выходе элемента И 108 формируется импульс длительностью в один такти с задержкой на два такта на элементе 109 задержки поступает на управляющий вход коммутатора 87, первый управляющий вход адресного коммутатора88 и через элемент ИЛИ 110 на входзаписи ОЗУ 89.При этом адрес ОЗУ 89 определяется кодом на выходе регистра 85, Информация о номере изображения объекта с выхода блока 91 задержек черезкоммутатор Р записывается в ОЗУ 895по адресу, определяемому кодом регистра 85, который соответствует адресуначала отсчетов областей следующейстроки связанного изображения,Код номера изображения объекта свыхода ОЗУ 89 формируется в этом случае только для элементов изображенияпоследующей строки в момент коммутации информации из ОЗУ 89 по первомууправляющему входу коммутатора 90,Если код из ОЗУ 89 выдается нулевым, то в этом случае смежные связанные элементы на соседних строках получают код номеров элементов предыдущей строки за счет того, что с выходаэлемента 92 задержек коды,.поступаяна третий информационный вход коммутатора 90, появляются на его выходепри наличии разрешения на третьем 25коммутирующем входе коммутатора 90,Разрешающий сигнал на третьем коммутирующем входе коммутатора 90 снимается с выхода дешифратора 96 в томслучае, если на его первом входе "0", 3а на втором - единичные отсчеты бинарного изображения, Такое условиесоответствует отсутствию пересечений между областями одного и того жеизображения. объекта на смежных кодах,При наличии области пересечений эле 35ментов иэображения на выходе блока 98осравнения формируется импульс, соответ.ствующий области пересечений, который поступает на первый вход дешифратора 9 б, на выходе которого формируется запрещающий 0, и код на входе элемента 91 задержек в этом случае определяется только кодом преды-дущих элементов строки, снимаемым свыхода элемента 91 задержек. Элемент101 задержки и дешифратор 102 служатдля выделения начального элементаобласти пересечений,После считывания кадра изображения на выходе дешифратора 49 блока 3150вырабатывается импульс длительностьюв один такт и через второй выход блока 31 поступает на вход блока 33 управления, который с задержкой в одинтакт на элементе 81 задержки устанавливает первый триггер 9 в состояниевыдачи и через элемент ИЛИ 80 поступает на выход блока, а также через элемент ИПИ 72 с задержкой водинтакт на элементе 71 задержки на выходблока 33. При этом на выходе блока33 управления устанавливается уровень"1", который поступает через восьмыевходы блоков 20 и 24, устанавливаясчетчики 84 и 95 узла 4 1 маркировкив исходное состояние и обеспечиваяразрешение коррекции по первому входуэлемента И 44, на второй вход которого через элемент ИЛИ 46 и элемент 47задержки"с задержкоф в один такт черезседьмые входы блоков 20 и 24 поступают корректирующие импульсы соответственно с выходов блока 24. Одновременно счетчик 48 блока 31 таахже устанавливается в исходное состояние,С выхода блока 33 на четвертый входблока 41 поступает также разрешающийуровень "1", по которому через элемент ИЛИ 00 по второму управляющему входу коммутаторы подключают выходы счетчика 95 к выходу коммутатора,код на выходе которого через второйвыход блока задает адрес ОЗУ 34 и 38блоков 20 и 24 и ОЗУ 50 и 51 блока 31,С выхода блока 33 импульсы длительностью в один такт поступают через пятый вход блока 32, устанавливая счетчики 84 и 95 в исходное состояние.Импульс с первого выхода блока 33 через шестые входы блоков 20 и 24 ичерез четвертый вход блока 31 поступает на входы записи ОЗУ 34, 38, 50и 51, зануляя записанную в них информацию по адресу, задаваемому кодомсчетчика 95 блока 32,Импульс с выхода элемента 78 задержки блока 33 поступает на вход дешифратора (ДШ) 75 и второй вход элемента И 77. Так как на вторых входахДШ 75 и элемента И 77 действует импульс, снимаемый с выхода ОЗУ 51 блока 31 с задержкой в один такт, то кмоменту появления импульса на выходеэлемента 71 задержки на вторых входахДШ 75 и элемента И 77 будет "0", Поэтому на выходе элемента И 77 "0", аимпульс появляется на выходе ДШ 75 сзадержкой в один такт на элементе 74задержки поступает на вход элемента73 задержки и через третий выход блока ЗЗ через третий вход блока 32, элемент ИЛИ 99 на счетный вход счетчика95, увеличивая код счетчика на единицу. При этом на входах блока 25 уставливается код, который определяетсяинформацией о структуре узла, кото; 20 и 24. В соответствии с таблицейсостояний на выходах блока 25 появляются соответствующие уровни сигнала,11 11Если 1 на первом выходе, то с за -держкой на один такт на элементе 47задержки блока 20 зануляется информация в ОЗУ 34 и 38 и блоков памяти,11 110Если 1 на третьем выходе, то зануляется информация в одноименных ОЗУблока 24,Далее импульс с выхода элемента 73;задержки поступает на второй вход15элемента ИПИ 72 и второй вход дешифратора 82, на первый вход которогопоступает сигнал с второго выхода блока 25Если на выходе блока 25 "0",то на выходе дешифратора 82 формиру 20ется импульс, который через шестойвыход блока 33, через выход синхронизации узла 13 поступает на синхронизирующий вход блока 14 вывода и приналичии синхроимпульса информация с 25выхода блока воспринимается в блоке14 вывода,В этом случае, если на выходе блока 25 анализа "1" импульс синхронизации не вырабатывается и информация1 30записанная в ОЗУ по данному адресуузла, исключается из описания. Затемимпульс с выхода элемента ИПИ 72 сзадержкой в один такт на элементе 71задержки поступает на первый выходблока 33, зануляя информацию в ОЗУ,Процесс модификации кода адреса узлов, анализа информации в ОЗУ и зануления информации в ОЗУ блоков 20 и24 накопления признаков и блока 31продолжается до тех пор, пока на вы 40ходе ОЗУ 5 блока 31 не появится "1"(сигнал "Конец считывания"), запрещающая циркуляцию импульса с выхода элемента 71 задержки на выход дешифратора 75, на разрешающая передачу им 45пульса с входа блока 33 на выход элемента И 77, который с задержкой в одинтакт на элементе 76 задержки переводит триггер 79 в состояние "Считывание" и через элемент ИЛИ 80 устанавливает счетчики 48 и 95 блока 32 висходное состояние, Затем цикл считывания информации повторяется,Формула изобретенияУстройство для считывания и кодирования изображений объектов, содержащее блок ввода изображений, синхронизирующий вход которого соединен с блоком синхронизации, а выход подключен к информационному входу блока преобразования изображений синхронизирующие входы которого подключены к блоку синхронизации, первый элеМнт задержки, один вход которого соединен с блоком синхронизации, другой подключен к выходу второго элемента задержки, а выход соединен с одним входом первого элемента И, выход которого подключен к информационному входу первого селектора признаков изображения, синхронизирующие входы которого соединены с выходом блока синхронизации, а управляющий выход подключен к другому входу первого элемента И, второй элемент И, один вход которого соединен с выходом второго элемента задержки, входы которого соединены с выходами блоков ввода изо -н бражений и синхронизации, а выход второго элемента И подключен к информационному входу второгр селектора признаков иэображений, синхронизирующие входы которого соединены с выходом блока синхронизации, управляющий выход подключен к другому входу второго элемента И, третий элемент И, входы которого подключены к соответствующим выходам первого селектора изображений объектов, четвертый элемент И, входы которого соединены с соответствуюц 1 ими выходами второго селектора признаков изображений, а выход подключен к входу третьего элемента задержки, при этом информационный вход второго селектора признаков изображений соединен с выходом блока преобразования изображений, и информационный вход первого селектора признаков изображений подключен к.,соответствующему выходу второго селектора признаков изображений, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем введения кодового описания и коррекции структуры изображений, оно содержит первый и второй блоки памяти, синхронизирующие входы которых соединены с выходом блока синхронизации, первый информационный вход первого блока памяти подключен к выходу третьего элемента И, а первый информационный вход второго бло - ка памяти соединен с выходом третьегоэлемента задержки, блок управления, синхронизирующий вход которого подключен к выходу блока синхронизации, пятый элемент И, входы которого соединены с выходами третьего элемента5 задержки и третьего элемента И, четвертый элемент задержки, входы которого подключены к выходам блока синхронизации и пятого элемента И, а выход соединен с вторым входом синхронизации первого и второго блоков памяти, первый дешифратор, входы которого подключены к выходам блока синхронизации и третьего элемента И, а выходы подключены к адресным входам группы первого блока памяти, второй дешифратор, входы которого соединены с выходами блока синхронизации и треетьего элемента задержки, а выходы подключены к адресным входам группы второго блока памяти, третий блок памяти, адресные входы которого соединены с соответствующими выходами первого.и второго блоков памяти, первый выход подключен к второму информационному входу первого блока памяти, второй соединен с информационным входом блока управления, а третий подключен к второму информационному входу второго блока памяти, первый элемент ИПИ, один вход которого соединен с первым выходом блока управления, подключенным к управляющим входам первого и второго блоков памяти, четвер 35 тый блок памяти, управляющие входы которого соединены с выходом первого элемента ИЛИ и вторым выходом блока управления, а выход подключен к управляющему входу третьего блока памяти, второй элемент ИЛИ, входы которого соединены с соответствующими выходами первого и второго блоков памяти, блок маркирования изображений,первый синхронизирующий вход которого соединен с выходом второго элемента ИЛИ, второй синхронизирующий входподключен к выходу блока синхронизации, управляющие входы соединены стретьим, четвертым и пятым выходами блока управления соответственно,коммутатор, адресные входы которогоподключены к первому и второму выходам блока маркирования изображений,управляющие входы соединены с соответствующими выходами блока управления,а выход подключен к адресным входамчетвертого блока памяти, и пятый блокпамяти, управляющие входы которогосоединены с соответствующими выходами блока управления, синхронизирующийвход подключен к выходу блока синхронизации, информационные входы соединены с соответствующими выходами блока маркирования изображений, первыйвыход пятого блока памяти являетсяпервым информационным выходом устройства, а второй и третий выходы соединены с управляющими входами блока управления соответственно, при этом другой вход первого элемента ИЛИ подключен к третьему выходу блока маркирования изображений, вторые адресныевходы первого и второго блоков памятисоединены с четвертым выходом блокауправления, а третьи адресные выходы первого и второго блоков памятиподключены к второму выходу блока маркирования изображений.