Устройство для контроля статических параметров цифроаналоговых преобразователей

(19 4 НО БРЕТЕН нное нзе ОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ ОПИСАНИ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Пензенское производстве обЪединение "Завод имени Фру (72) Г.С. Власов и В.Г. Сараев (53) .681.325(088,8)(56) Авторское свидетельство СССР У 1061259, кл. Н 03 М 1/10, 1983.Измерения и контроль в микроэлектронике./Под ред. А.А. Сазонова М.: Высшая школа, 1984, с.311.(54) УСТРОЙСТВО КОНТРОЛЯ СТАТИЧЕСКИХ ПАРАМЕТРОВ ЦИФРОАНАЛОГОВЫХ ПРЕОБРА- ЗОВАТЕЛЕЙ(57) Изобретение относится к.импульс,ной и измерительной технике и предназначено для контроля цифроаналоговых преобразователей (ЦАП). Цель -расширение функциональных возможностей. Устройство контроля содержитисточник 1 опорного напряжения, выходную шину опорного сигнала, входную шину 3 аналогового сигнала, цифровую выходную шину 4, инвертор 5напряжения, первый, второй и третийключи 68, интегратор 9, отсчетнорегистрирующее устройство 10, блок1 управления, переключатель 12 режимов. Цель достигается за счет обес1352647 печения с помощью введенного переключателя 12 режимов и изменения ал -горитма работы блока управления дополнительной возможности контроля Изобретение относится к импульсной и измерительной технике и предназначено для контроля цифроаналого.вых преобразователей (ЦАП),Цель изобретения - расширениефункциональных возможностей за счетобеспечения контроля дифференциальной нелинейности и погрешности полнойшкалы,На чертеже приведена функциональная схема устройства контроля.Устройство содержит источник 1 опорного напряжения, выходную шину 2 опорного напряжения,. входную шину 3 аналогового сигнала, цифровую выходную шину 4, инвертор 5 напряжения, первый, второй и третий ключи 6,7,8, интегратор. 9, отсчетно-регистрирующее устройство 10, блок 11 управления, переключатель 12 режимов. Блок ,11 управления выполнен на задатчике 313 кода, задающем генераторе 14, переключателе 15 режимов, шине 16 потенциала логической единицы, первом, втором и третьем счетчиках 17, 18, 19, первом и втором элементах 20,21 сравнения кодов, первом, втором, третьем и четвертом элементах 22,2324,25 И, элементе 26 И-НЕ, пятом элементе 27 И шине 28 потенциала "0", первом элементе ИЛИ 29, блоке 30 элементов И, 1 К-триггере 31, первом и втором КЯ-триггерах 32,33, счетном триггере 34, втором, третьем, четвертом и пятом элементах 35,36,37,38 ИЛИ, блоке 39 элементов ИЛИ, На чертеже приведен также контролируемый ЦАП 40, Для обеспечения контроля ш-разрядных ЦАП счетчик 17, элемент 20 сравнения кодов должны быть выполнены (ш+1)-разрядными, элемент 2 1 сравнения кодов ш-разрядным, а счетчик 19 двухразрядным.Устройство работает следующим образом. дифференциальной нелинейности и погрешности полной шкалы преобразования. 1 ил, 1 з.п, ф-лы,В режиме контроля погрешности линейности переключатели 12, 15 режиманаходятся в положении, изображенномна чертеже, Устройство реализует метод трехтактного интегрирования выходного сигнала контролируемого ЦАПс инверсией полярности интегрируемогосигнала в втором и третьем тактах 10 интегрирования.На объединенные входы элемента 20сравнения кодов через переключатель15 режима подается напряжение, соответствующее уровню логической едини цы, а на вход старшего разряда - уро-вень напряжения логического нуля,При поступлении запускающего сигналасбрасывается интегратор 9, обнуляется двухразрядный счетчик 19 и с .вхо да задающего генератора 14 снимаетсязапрещающий сигнал. В первоначальныймомент триггеры 31 и 34 находятся внулевом состоянии и импульсы с выходазадающего генератора 14 проходят че рез первый элемент И 22 на вход (ш++1)-разрядного счетчика 17. На выходе задатчика 13 кодов устанавливается код М соответствующий поверяемой точке шкалы. Этот код И, поступа- ЗО ет на входы элемента 21 сравнения кокодов и через блок элементов И 30и блок элементов ИЛИ 39 на цифровыевходы испытуемого ЦАП. В момент достижения в счетчике 17 числа М; на ЗВ выходе элемента 21 сравнения кодовпоявляется сигнал "1". Однако черезэлемент И 25 этот сигнал не проходит,так как триггер 32 находится в нулевом состоянии.40 В момент достижения в счетчике 17мчисла (2 -1), что соответствуетединицам во всех разрядах, кроместаршего, на выходе элемента 20 сравнения кодов появляется единичный уро- В вень. Это событие произойдет черезинтервал времениТ, = (2 -1)Зт) (1)где 6 с - период импульсов задающегогенератора 14.На всем интервале времени Т(1) происходит интегрирование напряжения5 Б; (выходное напряжение ЦАП для.кода Н;) по цепи: входная шина 3 устройства (выход ЦАП), замкнутый ключ 6, замкнутый ключ 8, интегратор 9, Напряжение на выходе интегратора 9 в конце интервала Т (1) равногде 3 с - период импульсов задающего 15генератора 14.Сигнал единичного уровня, появившийся в конце интервала на выходе элемента 20 сравнения кодов приведет 1 К-триггер 31 в единичное. состояние. 2 О Далее сигнал единичного уровня появляется на выходе элемента ИЛИ 37, на выходе элемента ИЛИ 35, на выходе элемента ИЛИ 38, а также на выходе элемента ИЛИ 29. При этом третий 25 ключ 8 размыкается, на разрядных выходах блока элементов ИЛИ 39 появляется число, соответствующее максимальному значению преобразуемого кода (; =111), размыкается первый ЗО ключ 6, тем самым обеспечивается подготовка к второму такту интегрирования. Сигнал с прямого выхода 1 К-триггера 31 пройдет через элемент ИЛИ 35, поступит также на вход второго элемента И 23, отпирая его для поступления импульсов задающего генератора 14 на вход и-разрядного счетчика 18,Разрядность счетчика 18 определяетдлительность интервала ТТ = 2"6 С (3) Т превышает время установления ЦАП, необходимое для устранения влияния 45 на результат измерения переходных процессов и равен времени заполнения счетчика 18 до появления "1" в его старшем разряде. Появившийся по истечении интервала времени Т сигнал в 5 О старшем разряде счетчика 18, возводит КБ-триггер 32 в единичное состояние, который в свою очередь поступает на К-вход 1 К-триггера 31, подготавливая его переход по синхросигналу в нулевое состояние. Одновременно единичный сигнал поступает на вход третьего элемента И 24, проходит его, появляясь на выходе коротким импуль. сом обнуления счетчиков 17, 18, триг геров 31,33,34. На выходе первого элемента ИЛИ 35 появляется сигнал ну. нулевого уровня, который проходит через второй элемент ИЛИ 29 и замыкает ключ 8, а появившийся на выходе элемента И-НЕ 26 единичный сигнал замыкает второй ключ 7, пропуская на вход интегратора 9 сигнал с выхода инвертора 5, который в данный мо-. мент инвертирует напряжение полной шкалы ЦАП 40, Второй такт интегрированияТ =И; 3 с(4)заканчивается в момент повторного срабатывания элемента 21 сравнения кодов, сигнал с выхода .которой проходит через четвертый элемент И 25., устанавливает в единичное состояние КБ-триггер 33 и поступая на счетный вхотГ триггера 34, через второй элемент ИЛИ 36, устанавливает его в единичное состояние, закрывая тем самым доступ импульсов задающего генератора 14 на вход первого счетчика 17,. Одновременно сигнал единичного уровня поступает через элемент ИЛИ 35 на вход второго элемента И 23, открывая поступление счетных импульсов на вход счетчика 18. Одновременно сигнал единичного уровня поступает с прямого выхода триггера 34 на К-вход триггера 32, переводя его в нулевое состояние.Время заполнения счетчика 18 определяет длительность интервала Т= Т, который в свою очередь служит для исключения влияния переходных процессов выходного сигнала ЦАП,. при смене преобразуемого кода И В начале интервала Т, по сигналу "1" с прямого выхода триггера 33, поступающему через второй переключатель 15 режима на инверсный вход блока элемента И 30, происходит обнуление сигнала. на цифровом входе ЦАП 40. В интервале Т= Т, - Тз осуществляется третий такт интегрирования выходного сигнала ЦАП 40, представляющего собой проинвертированное напряжение смещения нуля ЦАП 40.После первого такта интегрирования (интервал Т ) напряжение на выходе интегратора равноПосле второго такта интегрирования(Т) напряжение на выходе интегратора 9 определится как 80гдето =о (2 - 1) М;(5) можно запи 30 = С Т; 30, + (Т, - Т,) П,(7) где о Б - погрешность линейности,(Б - смещение нуля ЦАП 40,сК - значение напряжения на выходе интегратора 9 в конце 20интервала Т,.По.истечении третьего такта интегрирования Т, напряжение на выходе интегратора 9 станет равно величине2530 = С Т,. 80( (8) где С - коэффициент преобразования,определяемый постоянной времени интегратора 9,30 - величина, пропорциональная 30погрешности линейности ЦАП.В конце интервала Т .происходитвозврат всех необходимых логическихэлементов в нулевое состояние, азадающий генератор 14.прекращает свое З 5функционирование, потому что на выходе второго разряда двухразрядногосчетчика 19 появляется "1". На выходе интегратора 9 остается запомненоезначение оБ 40В режиме измерения погрешностиполной шкалы ЦАП устройства работаетследующим образом.Переключатели 12, 15 режима переводятся в состояние противоположноеизображенному на чертеже. При этомна опорном входе элемента 20 сравнения кодов выставляется код 1000,где "1" устанавливается в старшем(тп+1)-разряде, а на выходе задатчика 5013 кодов устанавливается код И=1111, где "1" устанавливается вовсех ш разрядах,Логическая часть устройства формирует на выходах цифровых элементовсигналы аналогичные, как и в режимеконтроля погрешности линейности, Однако длительность первого такта интегрирования в данном режиме равна(9) П,= С (2" -1) 2" с 1 3 + С 10, 2 3 с, (10) где 3 Б, -погрешность полной шкалыЦАП.Затем на выходе второго элемента ИЛИ 29 появляется сигнал единичного уровня длительности (3), размыкающий ключ 8.В интервале времени Т происходит интегрирование опорного напряжения, снимаемого с выхода источника 1 опорного напряжения через переключатель 12 режима, ключи 7 и 8 на вход интегратора 9, Так как напряжение источника 1 опорного напряжения часто противоположно полярности выходного сигнала ЦАП, то в конце интервала Т напряжение на выходе интегратора 9 уменьшится на величину Б =С Б,(2 -1) Гс = С (2 -1)"2" о. (11) где Ц - значение опорного напряжения. После чего на выходе интегратора 9 останется напряжение3 Ц = Б, - У = + С ГБ 2 8 (2)пропорциональное погрешности полной шкалы ЦАП. Вторично ключ 8 размыкается на интервал времени Т + Т поэтому в этом режиме выполняется лишь двухтактное интегрирование.При измерении дифференциальной нелинейности переключатели 12,15 режима также находятся во втором положении как и в режиме измерения погрешности полной шкалы, а процесс измерения этого параметра осуществляется за четыре такта интегрирования по следующему алгоритму. В первом тактеинтегрирования производится интегрирование напряжения У;, которое является аналоговым эквивалентом цифрового кода М установленного на выходе задатчика На этом интервале с выхода ЦАП 40 снимается напряжение полной шкалы, так как на цифровых входах преобразователя присутствует максимальный код. Это напряжение, пройдя через клюключи 6 и 8, интегрируется. По окончании времени Т на выходе интеграто"(ра устанавливается напряжение(17)45 13 кода. При этом в конце первоготакта интегрирования, напряжение навыходе интегратора 9 достигнет величины Затем, также как и в предыдущих режимах, счетчик 18 организует паузу Т= 2 оС, а далее, во втором такь-(те Т интегрируется опорное напрягжение, в результате чего напряжение на выходе интегратора 9 изменится на величину02 Поп М; Е = 2 ЧМ;Я, (14) 15 Так что в конце интервала Тр напряжение на выходе интегратора 9 имеетвеличину 208 Б, =2 0; В - 2ЧМ; Яр (15) которое затем фиксируется отсчетнорегистрирующим устройством 10.После этого на выходе задатчика 13 кода устанавливается код, .отличающийся от предыдущего М, на единицу младшего разряда, например М . На входную шину запуск" повторно поступает запускающий сигнал и весь процесс повторяется до получения на выходе интегратора 9 напряжения. 1 а=2Ы; +Ч; -ЧМ -Ч) где Ч - действительное значение1кванта в 1-ой. точке шкалы;Ч - номинальное значение квантапреобразования ЦАП.иЗатем ОБ регистрируется отсчетнорегистрирующим устройством 10, оп 1 ределяется разница;=Ыа П,= 2 ог (Ч; Ч) и находится максимальная величинаиз всех измеренных й;, по которойсудят о дифференциальной нелинейности ЦАП. 50Формула изобретения 1. Устройство контроля статических параметров цифроаналоговых преобразователей, содержащее источник опорного напряжения, выход которого является выходной шиной опорного напряжения, инвертор напряжения, вход которого объединен с информационным входом первого ключа и является вход- ной шиной аналогового сигнала, управляющий вход первого ключа подключен к первому выходу блока управления, второй выход которого подключен к управляющему входу второго ключа, выход которого объединен с выходом первого ключа и подключен к информационному входу третьего ключа, управляющий вход которого подключен к третьему выходу блока управления, выход подключен к информационному входу ин-, тегратора, выход которого подключен к входу отсчетно-регистрирующего устройства, вход обнуления подключен к четвертому выходу блока управления, группа выходов которого является цифровой выходной шиной, а вход является шиной Запуск, о т л и ч а ю щ е - е с я тем, что, с целью расширения функциональных воэможностей путем обеспечения дополнительных функций контроля дифференциальной нелинейности и погрешности полной шкалы, введен переключатель режимов, первый вход которого подключен к выходу инвертора напряжения, второй вход подключен к выходу источника опорного напряжения, выход подключен к информационному входу второго ключа2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок управления выполнен на задающем генераторе, задатчике кода, переключателе режимов, первом, втором и третьем счетчиках, первом и втором элементах сравнения кодов, первом, втором, третьем, четвертом и пятом элементах И, элементе И-НЕ, блоке элементов И, 1 К-триггере, первом и втором КЯ- триггерах, счетном триггере, первом втором, третьем, четвертом и пятом элементах ИЛИ, блоке элементов ИЛИ, выходы которого являются группой выходов блока управления, управляющий вход подключен к выходу пятого элемента ИЛИ, информационные входы подключены к соответствующим выходам блока элементов И, инверсный управ. ляющий вход которого подключен к первому выходу переключателя режимов, информационные входы объединены с соответствующими первыми входами второго элемента сравнения кодов и подключены к соответствующим ш выходам задатчика кода, где ш - число разрядов контролируемого цифроанало. гового преобразователя, выход второ..Заказ 5576/56 Тираж 900ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д, 4/5 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,го элемента сравнения кодов подключен к первому входу четвертого элемента И, вторые входы объединены с соотввтствующими ш входами младших разрядов первой группы входов первого элемента сравнения кодов и подключены к соответствующим ш выходам младших разрядов первого счетчика, выход (ш+1)-го разряда которого подключен к (ш+1)-му входу первой группы входов первого элемента сравнения кодов, счетный вход подключен к выХоду первого элемента И, первый вход которого подключен к инверсному выходу счетного триггера, второй вход .подключен к инверсному выходу 1 К- триггера, третий вход объединен сспервым входом второго элемента И, входом синхронизации 1 К-триггера и подключен к выходу задающего генератора,. управляющий вход которого подключен к выходу второго разряда третьего счетчика, вход обнуления которого является входом и четвертым выходом блока управления, счетный вход объединен с первым входом третьего элемента И, 1-входом 1 К-триггера и подключен к выходу первого элемента сравнения кодов, ш входов младших разрядов второй группы вхо дов которого объединены и подключены к второму выходу переключателя режимов, (ш+1)-й вход второй группы входов подключен к третьему выходу переключателя режимов, первый вход которого подключен к шине потенциала логической единицы, второй вход подключен к шине потенциала логического нуля, третий вход объединен с первым входом пятого элемента И и подключен к прямому выходу второго КБ-триггера, четвертый выход подключен к первому входу первого элемента ИЛИ, выход которого является третьим выходомблока управления, второй вход объе 5 динен с вторым .входом второго элемента И и подключен к выходу второгоэлемента ИЛИ, первый вход которогообъединен с первыми входами четвертого и пятого элементов ИЛИ и подклю 10 чен к прямому выходу 1 К-триггера,второй вход объединен с К-входом первого КБ-триггера и подключен к прямому выходу счетного триггера, входобнуления которого объединен с входа 15 ми обнуления первого и второго счетчиков, входом обнуления 1 К-триггера,К-входом второго КБ - триггера и подключен к выходу третьего элемента И,счетный вход счетного триггера под 20 ключен к выходу третьего элементаИЛИ; первый вход которого объединенс Б-входом второго КБ-триггера и подключен к выходу четвертого элементаИ, второй вход подключен к выходу5 пятого элемента И, второй вход которого объединен с Б-входом первогоКБ-триггера и подключен к выходу второго счетчика, счетный вход которогоподключен к выходу второго элемента30 И, прямой выход первого КБ-триггераподключен к К-входу 1 К-триггера,второму входу третьего элемента И,второму входу четвертого элемента Ии второму входу пятого элемента ИЛИ,З 5 инверсный выход подключен к первому .входу элемента И-НЕ, второй вход ко-торого подключен к инверсному выходуКБ-триггера, выход подключен к второму входу четвертого элемента ИЛИ40 и является вторым выходом блока управления, выход четвертого элементаИЛИ является первым выходом блокауправления,