Цифровой фильтр

: д.4 г Tт.3 г , ЕТЕНИ ора ато то СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ИСАНИЕ ИЗОБР ВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Всесоюзный заочный электротехнический институт связи(56) Авторское свидетельство СССР1125746, кл. Н 03 Н 7(00, 1984.54) ЦИФРОВОЙ ФИЛЬТР57) Изобретение относится к радиотехнике, Цель изобретения - повышение быстродействия Цифровой фильтр содер жит каналы 1 обработки сигналов, состоящие каждый из счетчика 2, коямутат 3, преобразователя 4 кода, сумм ра 5, регистра 6 памяти, инверра 7, элемента И 8 и регистра 9 сдвига, двухвходовый сумматор 10,формирователь 11 управляющих импульсов, распределитель 12 импульсов,г-р 13 тактовых импульсов, делитель4 частоты импульсов и многовходовыйсумматор 15. Цифровой фильтр производит вычисление значений корреляционной ф-ции входного сигнала на основании вычисления ее частичных значений, формируемых в параллельныхканалах 1, и параллельно-последовательного их суммирования в сумматоре15. Для повышения быстродействия сумматор 15 реализуется по схеме с перекрестными связями. Даны ил. выполнения сумматора 15, формирователя 11,распределителя 2 и преобразовате-.ля 4. 5 ил.0823г О 5 20 Р 5 30 35 40 45 50 55 1135Изобретение относится к радиотехнике и может быть использовано дляФильтрации шумоподобных сигналов(ШПС).Цель изобретения - повышение быстродействия,На фиг, 1 представлена электрическая структурная схема цифрового фильтра; на фиг, 2 - многовходовый сумматор; на фиг. 3 - формирователь управляющих импульсов; на фиг. 4 - распределитель импульсов; на Фиг, 5 - преобразователь кода,Цифровой фильтр (фиг. 1) содержитК каналов (1-1) -(1-1) обработки сигналов, каждый из которых содержитсчетчик 2, коммутатор 3, преобразователь 4 кода, сумматор 5, регистр 6 памяти, инвертор 7, элемент И 8 и регистр 9 сдвига, двухвходовый сумматор 1 О, формирователь 11 управляющихимпульсов, распределитель 2 импульсов, генератор 13 тактовых импульсов,делитель 14 частоты импульсов, многовходовый сумматор 15.Многовходовый сумматор 15 (фиг.2)содержит (4=1 оа 1) каскадов 16-1 --16-суммирования, каждый из которыхсодержит(г.:12) регистров 17-1-17-г памяти и г (г=Е 2 П") двухвходовых сумматоров 18-1-18-г, где =0,Г(1 од 1 с) - 13.Формирователь 11 управляющих импульсов (фиг. 3) содержит (4-1) каскадов 19-1 - 19-(4 - 1) формированияимпульсов, каждый из которых состоит из 1 (1=1 2 ) элементов И 20-1-20-1, где т=1,1-1.Распределитель 12 импульсов-24-с 1 суммирования, каждый из которыхсодержит о (ц=1 2). двухвходовых сумматоров 25-1-25-о, где 3=1,1 о 81.Цифровой фильтр работает следующим образом.Перед началом работы цифровойфильтр приводится в исходное состояние, при котором в каждом канале обнуляются регистр 9 сдвига, счетчик 2и регистр 6 памяти, а также регистры 17-1-17-г в многовходовом сумматоре 15 и счетчик 22 в распределителе12 импульсов. На вход цифровогофильтра, т.е. на информационные входы регистров 9 сдвига каждого из каналов 1 - 1 - 1-1 с обработки сигналовеоступает 1 Оследовательность бннарноквантованных импульсов, Первыйсимвол последовательности записывается в регистр 9 сдвига первого канала1 - 1 обработки сигналов с помощью импульса записи, сформированного навыходе распределителя 12 импульсов.Второй символ последовательностизаписывается в регистр 9 сдвига второго канала 1-2 импульсом записи,сформированным уже на другом выходераспределителя 12 импульсов и т,д.Поскольку все 1 каналов 1 - 1 - 1-к одинаковые, то более подробно остановимся на работе одного из них, напримерканала 1-1, После записи очередного символа последовательности в регистр9 сдвига этим импульсом записи обнуляются счетчик 2 и регистр 6 памяти.С помощью инвертора 7 и элемента И 8из тактовых импульсов, поступающихс выхода делителя 14 частоты импульсов и с первого выхода распределителя 12 импульсов, на выходе элементаИ 8 формируются новые тактовые им- .пульсы, которые поступают на тактовые входы счетчика 2 и регистра 6 памяти. При этом в счетчике 2 происходит подсчет этих импульсов, а двоичное число, формируемое на его выходе,является управляющим кодом для коммутатора 3 При нулевом состоянии счетчика 2 коммутатор 3 подключает к входу преобразователя 4 кода первые 1разрядов регистра 9 сдвига, Здесьследует отметить, что регистры 9 сдвига в каждом канале 1-1-1-1 с настроенына соответствующие сегменты ШПС, формируемые по такому же принципу какорганизуется запись входной информации в цифровой фильтр, причем выходырегистров 9 сдвига закоммутированытак, чтобы реализовать согласованнуюФильтрацию сегментов ШПС,На выходе преобразователя кодаФормируется двоичное число, равноечислу единиц в анализируемых 1 первыхразрядах регистра 9 сдвига. Сформированное таким образом двоичное числобез изменения проходит через сумматор5 и поступает на информационный входрегистра 6 памяти. Затем на выходеэлемента И 8 формируется первый тактовый импульс которым осуществляетсяза ись результата в регистр 6 памятии который подсчитывается в счетчике2. При этом происходит изменение уп 13508равляющс го кода на входе коммутатора 3. В результате этого он подключает к входу преобраователя 4 кода вторые 1 разрядов регистра 9 сдвига. На вы 5 ходе сумматора 5 формируется сумма двоичных чисел, полученных в результате преобразования первых и вторых 1 разрядов регистра 9 сдвига, Очередным (вторым ) импульсом, сформированным на выходе элемента И 8, происходит запись результата суммы в регистр 6 памяти и формирование нового значения управляющего кода на выходе счетчика 2 и т.д. В таком режиме пер вый канал 1-1 работает в=п/1 циклов. По окончании последнего щ-го цикла на выходе. сумматора 5 будет сформировано двоичное число, равное числу единиц на выходе регистра 9. К этому 2 О моменту времени на первом выходе распределителя 12 импульсов формируется очередной импульс, которым осуществляется последовательная запись ф+1)-го символа входной последова .тельности в регистр 9 сдвига первого канала 1-1, а также обнуление счетчика 2 и регистра 6 памяти и запись результата суммы с выхода сумматора 5 в первый дополнительный регистр ЗО 17-1 первого каскада 16- суммирования многовходового сумматора 15. В дальнейшем первый канал 1-1 работает периодически по описанному алгоритму. При этом остальные каналы 1-2-1-1 с35 работают по тому же алгоритму, что и первый канал 1-1, с той лишь разницей, что какзапись входной информации в регистры 9 сдвига, так и выда-. ча выходной информации из сумматоров 5 в многовходовый сумматор 15 происходит последовательно с задержкой, равной периоду тактовых импульсов, формируемых генератором 13 тактовых импульсов. Для вычисления значения корреляционной функции (Кф) необходи мо подсчитать число единиц на выходах регистров 9 сдвига всех Е каналов 1-1-1-1, т.е. просуммировать частичные значения Кф, формируемые на выходах сумматоров 5. Операцию суммирования Е частичных значений КФ выполняет многовходовый сумматор 15. Так как устройство предназначено для согласованной фильтрации ШПС, то для обеспечения работы устройства в режиме реального времени необходимо, чтобы многовходовый сумматор 15 работал с частотой тактовых импульсов гене 23ратора 13. Для повышения быстродействия многовходовый сумматор 5 реализуется по схеме с перекрестными связями (фиг.2),Многовходовый сумматор 15 работает следующим образом.Информация, поступающая на первыйинформационный вход многовходовогосумматора 15 с помощью импульса, формируемого на его первом управляющемвходе, записывается в первый регистр17-1 памяти первого каскада 16-1 суммирования. По второму информационномувходу информация записывается во второй регистр 17-2 памяти первого каскада 16-1 суммирования с помощьюимпульса, поступающего на его второйуправляющий вход, Аналогично записьвходной информации производится повсем информационным входам. При этомв первом сумматоре 18-1 первого каскада 16-1 суммирования происходитсуммирование значений, хранящихсяв первом и (1/2)-м регистрах 17-1и 17-(Е/2) памяти, Результат суммирования записывается в первый регистр 17-1 памяти второго каскада6-2 суммирования с помощью импульса, формируемого на первом управляющем входе. Во втором двухвходовомсумматоре 18-2 первого каскада 16-1суммирования происходит суммированиезначений, хранящихся во втором и( - +1)-м регистрах 18-2-18-(1 с/2+1)2памяти. Результат суммирования записывается во второй регистр 17-2 памяти второго каскада 16-2 суммированияс помощью импульса, формируемогона втором его управляющем входе. Наконец, в ф /2) -ом двухвходовом сумматоре 18-(1 с/2) первого каскада 16-1суммирования осуществляется суммирование значений, хранящихся в (1/2-1)-м и в 1-м регистрах 17-1-17-1 спамяти. Результат суммирования вэтом случае записывается в 1/2-й регистр 17-(М 2) памяти второго каскада16-2 суммирования с помощью импульса,формируемого на 1/2-м управляющем входе.В первом двухвходовом сумматоре 18-1второго каскада 16-2 суммированияосуществляется суммирование значений,хранящихся в первом и Е/4-м регистрах17-1-17-(1/4) памяти. Во втором двухвходовом сумматоре 18-2 второго каскада16-2 суммирования происходит суммиро- г0823 50 Формула 55 5 135 вание значений, хранящихся но втором и н (Ы/4+1),-м дополнительных регистрах 7-2 и 17-(с/4+1) памяти и т.д. Наконец, в Е/4-м сумматоре 8-1 второго каскада 16-2 суммирования осуществляется суммирование значений, хранящихся в (К/4-1)-м и 1/2-м регистрах 17-(1/4-1) и 17-(к/2) памяти. Аналогичным образом происходит суммирование в других каскадах 16-3-16- 4 суммирования. Результаты суммирова,ний, получаемые на выходах двухвходоных сумматоров 18-1-18-г (-2)-го кас. када 16-(1-2) суммирования, записываются в первый, но второй и т,д с=2 с(1 о 81:)-21-й регистры 17-1, 7-217-С памяти (4-1)-го каскада 16-(1-1) суммирования. При этом н первом двухвходовом сумматоре 18-1 (4-1)-го каскада суммирования происходит суммирование значений, храня-(щ1-21 щихся в первом и Ь=12-1)-ом регистрах 17-1 и 17-Ь памяти, а результат суммы записывается в первый регистр 17-1 памяти (1=1 оц 1 с)-го каскада 16- 1 суммирования.Таким образом, предложенный многовходовый сумматор 15 обладает древовидной структурой и реализует метод поточной обработки информации, который достигается за счет введения регистров 17-1-17- памяти.Формирование управляющих импульсов в формирователе 1 осуществляется с помощью элементов И 20-1-20-1, входы которых закоммутированы соответствующим образом. Так входы первого элемента И 20-1 первого каскада 19-1 формирования импульсов соединены соответственно с.первым и (Е/2+1)-м выходами распределителя 12 импульсов. Входы второго элемента И 20-2 первого каскада 19-1 - с вторым и (М 2+ +2)-м выходами распределителя 12 импульсов и т.д.Распределитель 12 импульсов работает следующим образом.В исходном состоянии, т.е. когда счетчик 22 обнулен на первом выходе дешифратора 23 сформирован сигнал логической единицы, который разрешает прохождение тактовых импульсов через первый элемент И 21-1, Первый тактовый импульс, поступающий на вход распределителя 12 импульсов, проходит через открытый первый элемент И 21-1 и поступает на первый вход распреде 5 10 5 20 25 30 35 40 45 лителя 12 импульсов и подсчитываетсяв счетчике 22. Это приводит к изменению управляющего кода на входе дешифратора 23, В результате этогоразрешающий сигнал логической единицы формируется уже на его втором выходе, Второй тактовый импульс, поступающий к этому моменту на входраспределителя 12 импульсон, проходит через открытый второй элементИ 21-1 и поступает на второй выходраспределителя 12 импульсов, а такжеподсчитывается в счетчике 22 и т,д.К-й тактовый импульс, поступающийна вход распределителя 2 импульсов,проходит через открытый 1-й элементИ 21-Е и подсчитывается н счетчике22, являясь импульсом переполнения.В результате этого счетчик 22 обнуляется и аналогичный цикл работы распределителя импульсов повторяется.Преобразователь 4 кода представляет сумматор с дренонидной структурой и работает следующим образом,В первом каскаде 24-1 суммирования н каждом днухнходовом сумматоре25-1-25-и осуществляется суммирование значений на каждых очередныхдвух выходах коммутатора 3. Результаты, Формируемые на выходах двухвходовь.х сумматоров 25-1-25-п, попарно складываются в двухвходоных сумматорах 25-1-25-с второго каскада24-2 суммирования и т,д. На выходеднухвходового сумматора 24- последнего с 1-го каскада 24-й суммированияформируется число в цифровом коде,равное числу единиц на выходе коммутатора 3,Таким образом, устройстно производит вычисление значений корреляционной Функции входного сигнала наосновании вычисления ее частичныхзначений, формируемых в параллельныхканалах 1-1-1-к обработки сигнала,и параллельно-последовательного ихсуммирования в многонходовом сумматоре 15. изобретения Цифровой фильтр, содержащий первый канал обработки сигналов, состоящий из регистра сдвига, сигнальный и управляющий входы которого являются соответственно сигнальным и первым управляющим входами первогоканала обработки сигналов, и после 135082довательно соединенных сумматора и регистра памяти, выходы которого соединены с первыми входами сумматора, а также генератор тактовых импульсов,5 при этом сигнальный вход первого канала обработки сигналов является входом цифрового фильтра, о т л и ч а ю - щ и Й с я тем, что, с целью повышения быстродействия, введены -1 кана- о лов обработки сигналов, идентичных первому каналу обработки сигналов, сигнальные входы которых объединены и соединены с сигнальным входом первого канала обработки сигналов, распределитель импульсов, вход которого соединен с выходом генератора тактовых импульсов, а 1 с выходов - к первым управляющим входам соответствующих каналов обработки сигналов, делитель частоты импульсов, вход которого соединен с выходом генератора тактовых импульсов, а выход соединен с объединенными вторыми управляющими входами каналов обработки сигналов, формиро ватель управляющих импульсов, входы которого соединены с выходами распределителя импульсов, многовходовый сумматор, сигнальные входы которого соединены с сигнальными выходами ка 3 8налов обработки сигналов, а первая и вторая группы управляющих входов соединены соответственно с выходами распределителя импульсов и выходами формирователя управляющих импульсов, двухвходовый сумматор, первые входы которого соединены с выходами многовходового сумматора, вторые входы которого являются входами сигналов постоянного уровня, а выходы являются выходами цифрового фильтра, а в каждый из каналов обработки сигналов введены последовательно соединенные инвертор, вход которого объединен с управляющим входом регистра сдвига, и элемент И, другой вход которого явпяется вторым управляющим входом канала обработки сигнала, а выход соединен с первым управляющим входом регистра памяти, последовательно соединенные счетчик, вход которого объединен с входом инвертора, коммутатор, сигнальные входы которого соединены с выходами регистра сдвига, и преобразователь кода, выходы которого соединены с вторыми входами суммато-. ра, выходы которого являются сигнальными выходами канала обработки сигналов,1350823 ам.Я Входа оставитель Э, Борисоехред И.Попович Корректо ешетни Редактор С. Патрушева аказ 5297/5 Подписное д, 4 ическое предприятие, г, Ужгород, ул. Проектная,Проиэводствен л ВНИИПИпо113035 бикона(1 Тираж 900 осударственного лам изобретений Москва, Ж, Р омитета открыт ушская н