Устройство для отображения информации на экране электронно лучевой трубки

(56) АвторскоеИ 528589, кл. С Бюл. И 39и И.Г.Птаховский 088,8)видетельство СССР 09 С 1/08, 1974. чии истемах ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ПИСАНИЕА ВТОРСКОМУ СВИ(54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИН ФОРМАЦИИ НА ЭКРАНЕ ЭЛЕКТРОННО в ЛУ ВОЙ ТРУБКИ 7) Изобретение относитс тельной технике и автом может быть использова для отображения информации на экранеЭЛТ, Цель изобретения - повьппениебыстродействия устройства. Это достигается введением по каждой из координат делителя 18 (19) напряжения,повторителя 14 (15) тока с нагрузочным элементом 24, 25 и блока 16 и 17сравнения с нулем и элемента 26 И ссоответствующими связями и сокращением времени Формирования средних ималых по размеру отрезков линий. Поступающий с выхода элемента 26 И сигнал на вход блока 1 управления формирует на его выходе кодовую комбинацию, соответствующую следующемуотрезку изображения. 5 ил,7093 2 1134Изобретение относится к вычислительной технике и автоматике, можетбыть использовано в системах для отображения инАормации на экране электронно-лучевой трубки (ЭЛТ) и является усовершенствованием изобретенияпо авт.св, У 528589.Цель изобретения - повышение быстродействия устройства.На фиг. 1.изображена структурнаясхема предлагаемого устройства, нафиг2 - структурная схема блока управления; на фиг, 3 - схема интегратора; на.фиг, 4 - схема циАроаналогового преобразователя, на фиг. 5схема блока сравнения.Устройство содержит блок 1 управления, цифроаналоговый преобразователь 2, усилители 3(Х) и 4(У), электронно-лучевую трубу (ЭЛТ) 5 с отклоняющими системами 6 и 7, интеграторы8 и 9, операционные усилители 10-13,повторители 14 и 15 тока, блоки 16и 17 сравнения, делители 18 и 19напряжения, выполненные на резисторах 20-24, нагрузочные элементы 24и 25 и элемент И 26,Входы интеграторов 8 и 9 и циАроаналогового преобразователя 2 подключены к соответствующим выходам блокауправления. Операционные усилители10 и 13 подключены соответственно кинтеграторам 8 и 9 и к шине питания,а операционные усилители 11 и 12 - кинтеграторам 8 и 9 и к цифроаналоговому преобразователю 2. Выходы интеграторов 8 и 9 подключены соответственно к резисторам 20 и 23 и черезсоответствующие усилители 3(Х) и4(У) - к отклоняющей системе 6 и 7ЭЛТ 5, Вход интегратора 1 8 подключенк резистору 2 1 и через него к входуповторителя 14 тока, выход которогоподключен к элементу 24 и к входублока 16 сравнения, а вход интегратора 9 подключен к резистору 22 и через него к входу повторителя 15 тока,выход которого подключен к элементу25 и к входу блока 17 сравнения. Входы схем 16 и 17 сравнения подключенык соответствующим входам элементаИ 26,Блок 1 управления (Аиг, 2) включает в себя постоянную память 27, счетчик 28 млащцих адресов, выходы которого подключены к младшим адреснымвходам памяти 27, вход сброса к выходу памяти 27, а счетный вход - к вы 10 15 20 25 30 35 40 45 50 55 ходу элемента И 29, постоянную память30, на вход которой из ЭВМ поступаеткодовая инАормация о виде отображаемых на экране ЭЛТ 5 элементов, а выходы подключены к старшим адреснымвходам памяти 27, выходы которой подключены к интеграторам 8 и 9 и к циАроаналоговому преобразователю 2.Интегратор каждого из каналов Х,У включает в себя транзисторные стабилизаторы тока, выполненные, например (Аиг3) на транзисторах 3 1-34и резисторах 35-38, диоды 39-46, операционный усилитель 47 с конденсатором 48 и ключом 49 разряда конденсатора в обратной связи, Применениеоперационного усилителя 47 устраняетнежелательный эффект, заключающийсяв появлении погрешности интегрирования, вызванной изменением тока, перезаряжающего конденсатор интеграторапри изменении напряжения на нем. Изменение напряжения Пб,каждого транзистора - источника интегрирующеготока, связанное с изменением напряжения на конденсаторе, вызывает изменение выходного тока, так как напряжение на эмиттере (а следовательно, и эмиттерный ток) изменяется,даже если напряжение на базе фиксировано. Ключ 49 разряда конденсатора48 выполняет Аункцию, аналогичнуюфункции схемы компенсации.Блок циАроаналоговых преобразователей 2 (Аиг. 4) включает в себя двациАроаналоговых преобразователя50(Х) и 51(У) с подключенными к соответствующим их входам переменнымирезисторами масштабирования 52, смещения 53, масштабирования 54 и смещения 55,а такжеконденсаторами 56и 57 частотной коррекции.Блок сравнения каждого из анналовХ и У включает в себя сдвоенный компаратор 58 с подключенными к соответствующим его входам резисторами 5962 смещения.Устройство для отображения инАормации на экране ЭЛТ работает следующим образом,Из ЭВМ (на Аиг, 3 не показано)по шинам 63 в блок 1 управления поступает код, однозначно определяющийвид отображаемого элемента, например,символа. Затем ЭВМ Аормирует сигнал"Пуск" (на Аиг. 1 одна из шин 63),который инициирует появление на выходе блока 1 управления сигналов уп 3 13равления, соответствующих первомуоФрезку символа.Через некоторое время, определяемое динамическими свойствами компонентов цифроаналогового преобразователя 2, на его выходах установятсявеличины напряжений, соответствующиекоординатам первой узловой точкисимвола в принятой разрядной сетке.Интеграторы 8 и 9 начинают Формировать линейно изменяющиеся напряжения,которые в зависимости от состояни науправляющих входах интеграторов могут как уменьшаться по амплитуде, таки возрастать. Попадая затем на усилители 3 и 4 каналов Х и У и далеев отклоняющую систему 6 и 7, эти линейно изменяющиеся напряжения непосредственно управляют лучом ЭЛТ 5 так,что на экране формируется линейныйотрезок, соответствующий первомуфрагменту заданного символа. В началепроцесса интегрирования, когда напряжения на выходах интеграторов 8 и 9еще не достигли требуемых уровней,на входах повторителей 14 и 15 токавозникают токовые сигналы рассогласования 1 Р и 1 р, На выходах повторителей 14 и 15 появляются напряжениярассогласования Ц р и Пр, пропорциональные разности токов, текущих через резисторы 20 и 21 и резисторы 22и 23, соответственно,Напряжение рассогласования по каждому из каналов Х и У в вотще падениянапряжения на нагрузке повторителя14 (15) поступает на вход соответствующего блока 16 (17), Блок сравнения реагирует на входное напряжениерассогласования и Формирует на выходе низкий уровень логического сигнала. В свою очередь, попадая на входэлемента И 26, этот сигнал вызываетизменение на выходе этого элементатакже до уровня нулевого логическогосигнала,Таким образом, на шине 64 возникает сигнал, который свидетельствует о том, что интегратор 8 (9) ещене завершил процесса интегрирования, Этот сигнал поступает в блок 1управления н препятствует изменениюинформации на его входах,Процесс интегрирования в интеграторе 8 (9) продолжается до тех пор,пока на его выходе линейно изменяющееся напряжение достигнет уровня,заданного цифроаналоговым преобра 47093 30 начинаться сразу же по окончании предыдущего без потерь времени. Послезавершения самого последнего элемен"та, изображаемого на экране ЭЛТ 5символа, блок 1 управления Формирует 35сигналы управления ключами 49 разряда конденсатора 48 каждого интегратора 8 и 9 (Фиг, 3). При этом ключи49 замыкаются и разряжают интегриру" 40 ющие конденсаторы 48 до нулевогоуровня, независимо от величины егопредыдущего заряда. После этого устройство готово для формирования следующего элемента изображения.45 Операционные усилители 10 и 13Формируют и поддерживают напряжение-Пл, что позволяет избавиться от второго отрицательного высокостабильного источника питания. Операционные 50 усилители 11 и 12 служат для формирования и поддержания с высокой точностью симметричных напряжений, поступающих на транзисторные источникитока интеграторов 8 и 9Применение операционных усилителей 10-13 обусловливает равенствозаряжающих и разряжающих токов в обоих интеграторах, позволяет достигатьвысокой степени симметричности фор 5 10 15 20 25 зователем 2, При этом ток, протекающий через резистор 20 (23) станет равным по величине току, текущему через резистор 21 (22) и, таким образом, эти токи скомпенсируют друг друга. На выходе повторителя 14 (15) на его нагрузке 24 (25) будет нулевой уровень напряжения рассогласованияи Пр Это вызовет срабатывание блока 16 (17) сравнения, что, в свою очередь, приведет к возникновению на соответствующем входе элемента И 26 высокого уровня логического сигнала.При завершении процесса интегрирования по обоим каналам Х и У на входах элемента И 26 формируются сигналы с высоким уровнем. Это вызовет изменение выходного состояния элемента И 26 с нулевого на единичное, т.е. формирование сигнала "Готов" на шине 64 и, соответственно, приведет к появлению на выходе блока 1 управления новой кодовой информации.Интеграторы 8 и 9 вновь начнут Формировать линейно изменяющееся напряжение, а на входах токовых повторителей возникнут сигналы рассогласования. Аналогично этому, каждый последующий процесс интегрирования будет5 134709мируемых пилообразных напряжений и,как следствие, повышает точность всего устройства,Блок управления работает следую 5щим образом.Сигнал "Готов", означающий окончание процесса интегрирования, поступает в блок 1 по шине 64 и появляется на соответствующем входе элемента И 29 (Фиг, 2), Перед началом Фор"мирования элемента на экране ЭЛТ 5из ЗВМ в блок 1 управления поступаеткод, однозначно определяющий вид отображаемого элемента информации, например, символа. Поступая на входпамяти 30, выполняющей Функцию перекодирования, этот код модифицируетсяв 5-разрядный код зоны памяти 30, вкоторой содержится кодовая информация 20об этом символе в виде координат егоузловых точек согласно принятой разрядной сетке, Последовательность выборок из этой зоны определяется изменяющимися состояниями счетчика 28. 25В исходном положении счетчик 28 имеет низкие уровни выходных логическихсигналов, а по шине 64 поступает сигнал "Готов", имеющий высокий уровень,При поступлении из ЭВМ сигнала Зо"Пуск" элемент И 29 срабатывает исчетчик 28 изменяет свое выходноесостояние на единицу младшего разряда. Информация в виде кода первойузловой точки символа, соответствующая входному адресному слову, считывается с выходов памяти 27 и поступает на входы диодов 39, 40, 43 и44, управляющий вход ключа 49 разряда конденсатора 48 каждого из интеграторов 8(Х) и 9(У) (Фиг, 3), а также на информационные входы цифроаналоговых преобразователей 50(Х) и51(У) цифроаналогового преобразователя 2 (Фиг, 4). При этом на выходахцифроаналоговых преобразователй 50и 51 устанавливаются величины напряжений, соответствующие координатампервой узловой точки. Интеграторы 8и 9 начинают Формировать линейно50изменяющееся напряжение постоянноготока, которое в зависимости от состояния на управляющих входах диодныхпереключателей 39, 40, 43 и 44 можеткак уменьшаться, так и возрастать.Собственно интегратор построен наоперационном усилителе 47 с конденсатором 48 в обратной связи,Для задания начальных условий служит ключ 49 разряда интегрирующего конденсатора. Стабилизаторы интегрирующего тока, выполненные на транзисторах 31-34 и резисторах 35-38, обеспечивают высокую точность Формирования выходного пилообразного напряжения интеграторов 8 и 9.В процессе интегрирования на выходе повторителей 14 и 15 Формируются сигналы рассогласования, Эти сигналы поступают на вход соответствующих блоков 16 и 17 сравнения. Каждый из блоков сравнения (Фиг, 5) содержит сдвоенный компаратор 58, На его входе с помощью резисторов 59-62 смещения задается эона чувствительности. При возникновении на входе компаратора 58 напряжения рассогласования, величина которого превышает уровень зоны чувствительности, компаратор срабатывает и формирует на своем выходе низкий уровень логического сигнала.По окончании процесса интегрирования напряжение рассогласования уменьшается до нуля, компаратор 58 возвращается в исходное положение, Формирует на выходе высокий уровень логического сигнала и тем самым обеспечивает следующее за этим задание новой кодовой информации из блока 1 управления.Формула из об ре те н ияУстройство для отображения информации на экране электронно-лучевой трубки по авт.св, Ф 528589, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит по каждой из координат делитель напряжения, повторитель тока с нагрузочным элементом, один из выводов которого соединен с шиной нулевого потенциала, и блок сравнения с нулем, вход которого соединен с выходом повторителя тока, вход которого соединен со средней точкой делителя напряжения, другие выводы которого подключены соответственно к выходу и входу интегратора, и элемент И, входы которого соединены с выходами блоков сравнения с нулем, а выход элемента И соединен с входом блока управления.1347093 о с тавитель И, Загинаикоехред А. Кравчук Корректор Г.Решетник Редактор А.Шандор Заказ 5 122 47 Тираж 432 П НИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д. 4