Устройство для определения временного положения сигнала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН А ИИ4 Е 10/04 50 РЕТЕНИ ЬСТВ УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ И АВТОРСКОМУ СВИДЕ(56) Авторское свидетельство СССР 9 607176, кл, С 04 Р 1 О/04, 1976.Авторское свидетельство СССР В 800957, кл, 6 04 Р О/04, 1979, (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ВРЕИЕННОГО ПОЛОЖЕНИЯ СИГНАЛА (57) Изобретение относится к импульс ной технике и может быть . использовано в измерительных и автоматизированных системах обработки сигналов Цель изобретения - расширение функци ональных воэможностей. Для достижения поставленной цели в устройство введены триггеры 5 и 16, регистр 15,элементы И-ИЛИ 8, 9, коммутатор 7,формирователь 12. Устройство такжесодержит счетчик 1, 17, аналого-цифровой преобразователь 2, дискриминатор 3 уровня, блок 4 памяти, триггеры 11 и 14, элемент И 13, входную 18и выходную 19 шины, генератор 6, компаратор 10. Устройство обеспечиваетдостижение высокой точности определения временного положения сигналовразличной формы, что обусловливаетвозможность измерения абсолютногомаксимума сигнала и формирования временной отметки в виде импульса с фиксированной задержкой относительно 6момента достижения сигналом уровня,равного половине максимального значения. 2 ил. С:1 ,13074Изобретение относится к импульсной технике и может быть испольэовано в измерительных и автоматизированных системах обработки сигналов,Цель изобретения - расширениефункциональных воэможностей устройства,Иа фиг.1 приведена функциональнаясхема предлагаемого устройства; нафиг.2 - временные диаграммы его работы,Устройство содержит первый счетчик , аналого-цифровой преобразователь (АЦП) 2, дискриминатор 3 уровня, блок 4 памяти, триггер 5, генератор б, коммутатор 7, элементы И-ИЛИ8 и 9, компаратор 10, триггер 11,формирователь 12, элемент И 13, триггер 14, регистр 15, триггер 16, счет чик 17, а также входную 18 и выходную 19 шины, Входная шина 18 устройства подключена к входу дискриминатора 3 и аналоговому входу АЦП 2, выход которого соединен с информационным входом блока 4 памяти, первымвходом коммутатора 7 и информационным входом регистра 15, выход которого подключен к первому вхоцу А компаратора 10, второй вход В которогосоединен с выходом коммутатора 7,второй и третий входы которогоподключены к выходу блока 4 памяти, адресный вход которого соединен с выходомпервого счетчика 1, счетный вход которого подключен к выходу первогоэлемента И-ИЛИ 8, первый вход которого соединен с входом разрешения установки в "1" первого триггера 11, первым входом управления коммутатора 7,входами управления блока 4 памяти ипервого счетчика 1, прямым выходомтретьего триггера 5 и первым входомвторого элемента И-ИЛИ 9, второйвход которого подключен к второмувходу первого элемента И-ИЛИ 8 и первому выходу генератора 6, второй выход которого соединен с тактовымвходом АЦП 2 и третьими входами второго 9 и первсго 8 элементов И-ИЛИ,четвертый вход последнего подключенк входу управления регистра 15 и инверсному выходу третьего триггера 5,вход установки в "0" которого соединен с входом установки в 0четвертого триггера 16 и выходом элементаИ 13, второй вход которого подключенк выходу "Больше" компаратора 10, апервый соединен с вторым входом уп-ти при единичном уровне напряжения на выходе триггера 5Первый 1 и второй 2 входы управления коммутатора 7, подключенные соответственно к первым выходам триггеров 5 и 11, обеспечивают передачу кодов с первого В 1, второго В 2 и третьего ВЗ информационных входов коммутатора 7 на его выход в соответствии с таблицей истинности,Вход коммутатора7, подключенный кего выходу Состояние входов 11 Ч 2 0 В 2 равления коммутатора 7 и прямым выходом первого триггера 1, вход установки в "1" которого подключен к выходу "равно" компаратора 10, а вход установки в "0" соединен с инверсным выходом четвертого триггера 16, вход установки в "1" которого подключен к тактовому входу регистра 15 и входу "Иеньше" компаратора 1 О, причем прямой выход четвертого триггера 16 соединен с входом управления формирователя 12, выход которого подключен к входу установки в "1" третьего триггера 5 и входу обнуления второго счетчика 17, счетный вход которого соединен с выходом второго элемента И-ИЛИ 9, а вход управления подключен к прямому выходу второго триггера 14, вход установки в "1" которого соединен с инверсным тактовым входом формирователя 12 и выходом дискриминатора 3, а вход установки в "О" подключен к выходу переполнения второго счетчика 17, входу обнуления регистра 15 и выходной шине 19 устройства, а четвертый вход второго элемента.И-ИЛИ 9 соединен с шиной единичного уровня напряжения,Входы управления блока 4 памяти и первого счетчика 1, соединенные с прямым выходом триггера .5, обеспечивают при нулевом состоянии этого триггера режим прямого счета в счетчике 1 и режим записи информации с выхода АЦП 2 в блоке 4 памяти и режимы вычитания и считывания соответственно в счетчике 1 и блоке 4 памя 307442Вход управления регистра 15, подключенный к инверсному выходу триггера 5, обеспечивает режим записи информации в регистр при единичном уровне напряжения на выходе триггера, Режим счета счетчиком 17 осуществляется при подаче на его вход управления единичного уровня с прямого выхода триггера 14.АЦП 2, регистр 15 и блок 4 памяти О имеют параллельные выходные коды по и разрядов каждый, а коммутатор 7 и компаратор 1 О являются (и+1)-разрядными элементами, причем старший разряд первого и второго и младший 5 разряд информационных входов коммутатора 7, а также старший разряд первого входа А компаратора 10 подключены к цепи логического нуля,Выходы АЦП 2 подключены к и млад . шим разрядам первЬго информационного входа коммутатора 7, выходы блока 4 памяти - к п младшим разрядам второго и и старшим разрядам третьего информационных входов коммутатора 7 аЭ" выходы регистра 15 соединены с и младшими разрядами первого входа компаратора 10.Устройство работает следующим образом,В исходном состоянии все триггеры, регистр и второй счетчик находятся в нулевом состоянии (цепи начального сброса на схеме не показаны),До появления сигнала, превышающегопорог обнаружения, второй триггер 14находится в нулевом состоянии и запрещает работу второго счетчика 17 повходу управления. АЦП 2 преобразуетаналоговый сигнал, поступающий навходную шину 8, с частотой дискретизации, определяемой вторым выходом генератора 6, в код.Генератор 6 обеспечивает формиро-,5вание двух последовательностей не перекрывающихся во времени импульсов,причем частоты импульсов на первомвыходе генератора в 1 раз выше частоты на втором выходе. 50При нулевом состоянии третьеготриггера 5 через элемент И-ИЛИ 8 навход синхронизации первого счетчикаЭ1 поступают импульсы с второго выхода генератора б. Первый счетчик 1формирует последовательно возрастающие адреса, по которым в блок 4 памяти записываются коды с выхода АЦП2. При этом после переполнения перного счетчика 1 новые коды с АЦП 2записываются в блок 4 памяти нулевого адреса, заменяя ранее записаннуюинформацию, Уровень логической единицы с инверсного выхода третьеготриггера 5, действующий на входе управления Ч регистра 15 разрешаетзапись в него кодов, поступающих наего информационный вход Р с выходаАПП 2 по импульсам синхронизации,формируемым компаратором 10 на еговыходе Меньше в тех случаях, когдазначение кода в регистре 15 меньшезначения кода на выходе АПП 2, Такимобразом, в регистре 15 хранится максимальное значение кода, полученноеза все время от начала анализируемого интервала, Одновременно с записьюнового значения кодав регистре 15выходным сигналом "Меньше" с компаратора 10 производится установка четвертого триггера 16 в единичное состояние. Указанное состояние устройства сохраняется до момента й(фиг,2), когда сигнал превышает уровень порога обнаружения и дискриминатор 3 уровня переключается в единичное состояниеВыходной сигнал дискриминатора 3уровня устанавливает в единичное состояние второй триггер 14, которыйразрешает работу второго счетчика17, на счетный вход которого при нулевом состоянии третьего триггера 5с выхода второго элемента И-ИЛИ 9поступают сигналы только с второговыхода генератора 6 сигналы низкойчастоты , определяющие период дискретизации входного сигнала АЦП 2 ичастоту обращения к блоку 4 памятипри записи в него кодов в реальноммасштабе времени,На участке спада первой полуволнысигнала в момент й дискрйминатор 3выключается, четвертый триггер 6находится в единичном состоянии, разрешая по входу управления Ч включениеформирователя 12, который запускается по заднему фронту дискриминатора3 уровня,. вырабатывая импульс сбросавторого счетчика 17 и установки в "1"третьего триггера 5. Логическая единица с прямого выхода третьего триггера 5 переключает первый счетчик 1 в режим вычитания, блок 4 памяти в режим считывания информации и коммутатор 7 в режим передачи кодов из блока 4 памяти на вто 1307442рой вход компаратора 10, Одновременно на вход первого счетчика 1 черезпервый элемент И-НЕ 8 начинают поступать с первого выхода генератора 6сигналы высокой частоты, по которым 5производится ускоренное считываниеиэ блока 4 памяти в обратном порядке,Поскольку в регистре 15 хранитсякод амплитуды первой полуволны сигнала и этот код был ранее записан в 1 Облок 4 памяти, при считывании информации наступает момент выборки изблока 4 памяти указанного кода, приэтом на выходе "Равно компаратора10 вырабатывается сигнал, поступающий на единичный вход первого триггера 11, условие установки которогов единичное состояние в рассматриваемый момент выполняется, так как навходе разрешения установки действует 20сигнал логической единицы с прямоговыхода третьего триггера 5, а на входсброса К поступает логический нуль синверсного выхода четвертого триггера 16, находящегося в единичном состоянии, После установки первого триггера 1 в единичное состояние навходах управления коммутатора 7 формируется комбинация сигналов Ч, =11,при которой на выход компаратора 7 ЗОпередается удвоенное (за счет сдвига.влево) значение кода с его третьегоинформационного входа, подключенногок выходу блока 4 памяти, При этом навыходе "Меньше" кампаратора 10 вновь 35Формируется сигнал, обусловленныйтем, что значение кода максимума,хранящегося в регистре 5, меньше уд-военных значений кодов, записанных вблоке 4 памяти непосредственно перед 40записью кода максимума,Однако появление указанных сигналов на выходе "Меньше" компаратора10 не приводит к изменению состояния45устрОйства, в частности к изменениюкода в регистре 15, так как на входразрешения записи Ч регистра 15 поступает сигнал логического нуля в те.чение всего интервала считывания инФормации из блока 4 памяти,В момент Т на выходе "Больше"компаратора О Формируется сигнал,свидетельствующий о том, что удвоенное значение кода, считываемого изблока 4 памяти, стало меньше кодаамплитудного значения и, следовательно, при выборке из блока 4 памятикодов, соответствующих участку нарастания первой полуволны сигнала, достигнута точка с уровнем, близким кполовине амплитуды Импульс с выхода "Больше" компаратора 1 О поступаетчерез элемент И 13 на вход установкив "0" третьего 5 и четвертого 16триггеров, после чего сигналом с инверсного выхода четвертого триггера16 переключается в нулевое состояниепервый триггер 11 и устройства переходит в режим ожидания очередногоэкстремума исследуемого сигнала,В течение интервала времени от момента 1 до 1 , пока триггер 5 находится в единичном состоянии, на счетный вход второго счетчика 17 черезвторой элемент И-ИЛИ 9 с первого выхода генератора 6 поступают импульсы высокой частоты, в промежуткахмежду которыми через третий вход второго элемента. И-ИЛИ 9 поступают импульсы низкой: частоты с второго выхода генератора 6. Суммирование этикдвух последовательностей импульсовобеспечивает получение во второмсчетчике 17 в момент 1 кода времени,эквивалентного коду, который был быв нем, если на вход этого счетчикапоступали бы импульсы только с второго выхода генератора б в течениеинтервала от момента достижения исследуемым сигналом на шине 8 устройства уровня, равного полонине амплитудного значения 1,г. ) до момен-С момента , третий триггер 5 находится в нулевом состоянии и второйсчетчик 17 продолжает кодированиетекущего интервала времени от момента Сд по сигналам с второго выходагенератора 6 в реальном масштабе времени, При пересечении второй полуволной сигнала порога обнаружениядискриминатор 3 уровня вновь переключается в единичное состояние, неприводящее, однако, к изменению состояния устройства до момента 1 , когда уровень сигнала на шине 18 устройства начинает превышать уровеньамплитуды первой палуволны, код которого хранится в регистре 15,С момента й выходными сигналами "Меньше" с компаратора 10 триггер 16 вновь устанавливается в единичное состояние, а в регистр 15 начинают записываться коды с АЦП 2 до момента получения кода амплитуды второго экстремума.В моментдискриминатор 3 уров 5ня выключается, формирователь 12 Формирует импульс, обнуляюший содержимое второго счетчика 17, и устанавливает третий триггер 5 в единичное 5состояние, обеспечивая измерение начала второго экстремума аналогичноописанному для первой полуволны входного сигнала. Несмотря на то, чтотретья полуволна сигнала пересекает 1 Опорог обнаружения раньше, чем закончится измерение по второму экстремуму, процесс измерения последнего непрерывается (триггер 5 остается вединичном состоянии до окончания измерения),В момент Е 6 сигнал на шине 18 достигает уровня, равного половине абсолютного максимума сигнала. Код этогоуровня, как и коды предшествующих и 20последующих отсчетов, записывается вблок 4 памяти в интервалы времени,когда триггер 5 находится в нулевомсостоянии. В момент 1 второй счетчик 17 обнуляется в третий раз и изблока 4 памяти начинают считыватьсякоды в обратном порядке до тех пор,пока не будет считан код, записанныйв момент 1 , К моменту С в счетчике17 устанавливается код, пропорциональный временному интервалу от моментадо, После установки в"О" третьего триггера .5 в моментна счетчик 17 поступают импульсытолько с второго выхода генератора 6 35и счетчик 17 в реальном масштабе времени измеряет временной интервал отмомента 1 . Четвертый экстремум всигнале, превышающий порог срабатывания, не воспринимается устройством, 40так как в регистре 15 хранится кодабсолютного максимума, и компаратор10 не Формирует сигнал на выходе"Меньше".45По истечении интервала времени, равного 1, от момента т, второй. счетчик 17 переполняется и сигнал перено- :са с его выхода поступает на шину 19 устройства в виде временной отметки, задержанной на Фиксированный интервал 1 относительно момента достижения сигналом уровня, равного половине амплитуды абсолютного максимума.Этот же сигнал устанавливает в исход-ное состояние регистр 15 и второй 1триггер 14, подготавливая устройство к приему очередного сигнала, Величина временного интервала Т выбирается из условия гарантированного спада амплитуды сигнала на шине 18 устройства ниже порога обнаружения к моменту переполнения второго счетчика 17Устройство обеспечивает достижение высокой точности определения времен-, ного положения сигналов различной формы, что позволяет расширить область его использования за счет измерения абсолютного максимума сигнала и формирования временной отметки в виде импульса с фиксированной задержкой относительно момента достижения сигналом уровня, равного половине максимального значения.ф о р м у л а и э обретенияУстройство для определения временного положения сигнала, содержащее аналого-цифровой преобразователь, два счетчика, первый и второй триггеры, блок памяти, компаратор, элемент И, генератор и дискриминатор уровня, вход которого соединен с входом устройства и с аналоговым входом аналого-цифрового преобразователя, выход которого подключен.к информационному входу блока памяти, адресный вход которого соединен с выходом первого счетчика, вход управления которого соединен с управляющим входом блока памяти, выход "Равно крмпаратора подключен к входу установки в " первого триггера, выход которого соединен с первым входом элемента И, выход дискриминатора уровня подключен к входу установки в "1". второго триггера, выход которого соединен с входом управления второго счетчика, выход которого является выходом устройства,.о т л и ч а ю щ е е с я тем, что, с целью расширения Функциональных возможностей, в него введены третий и четвертый триггеры, регистр, первый и второй элементы И-ИЛИ, коммутатор и формирователь, выход которого подключен к входу сброса второго счетчика и к входу установки в единичное состояние третьего триггера, прямой выход которого соединен с входом управления первого счетчика, с первым входом управления коммутатора, первыми входами первого и второго элементов И-ИЛИ и с входом разрешения установки первого триггера в единичное состояние, выход которого соединен сР/ Г Составитель И, ШишкРед И.Попович едактор А, Ога Черни рек т/48 Тир ВНИИПИ Государ по делам из 3035 Москва371 одписное твенного комит брет Ж и открьРаушска я и е р д роек тная, 4 роизводственно-полиграфическое предприятие, г, Ужгород вторым входом управления коммутатора, первый информационный вход которого подключен к выходу аналого-цифрового преобразователя и к информационному входу регистра, выход которого соединен с первым входом компаратора, второй вход которого подключенк выходу коммутатора, второй и третий информационные входы которого со.единены соответственно с выходом 10блока памяти напрямую и со сдвигомна один разряд влево, вход сбросапервого триггера соединен с инверсным выходом четвертого триггера, прямой выход которого соединен с управляемым входомформирователя, входсинхронизации которого подключен квыходу дискриминатора уровня, первыйвыход генератора соединен с вторымивходами первого и второго элементов 20И-ИЛИ, третьи входы которых обьединены и подключены к второму выходу генератора и к входу синхронизациианалого-цифрового преобразователя,вход синхронизации первого счетчикасоединен с выходом первого элементаИ-ИЛИ, четвертый вход которого подключен к инверсному выходу третьеготриггера и к входу разрешения записирегистра, вход синхронизации которогосоединен с входом установки в единичное состояние четвертого триггера,и с выходом "Меньше" компаратора,выход "Больше" которого подключен квторому входу элемента И, выход ко"торого соединен с входами сбросатретьего и четвертого триггеров, четвертый вход второго элемента И-ИЛИподключен к шине уровня логическойединицы, входы сброса регистра и второго триггера подключены к выходувторого счетчика, вход синхронизациикоторого подключен к выходу второгоэлемента И-ИЛИ,