Устройство для контроля дискретного канала

(51)4 Н 04 В 3/4 ПИСАНИЕ ИЗОБРЕТЕАВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 1г 11 Б 11116 КОНТРОЛЯ ИСГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(54) УСТРОИСТВО ДЛЯ ДКРЕТНОГО КАНАЛА(57) Изобретение относится к электросвязи, Для обеспечения повывенияточности контроля введены: на передаче - последовательно соединенные1-й денифратор начала контрольногокода (ДНКК), дополнительный датчикинтервалов и 1-й триггер, а наприеме - 2-й ДНКК, счетный триггер,3-й и 4-й элементы ИЛИ, элемент ИЛИНЕ и 2-й триггер. 1 з,п, ф-лы, 3 илИзобретение относится к электросвязи и может быть использоьано в аппаратуре контроля дискретнъ 1 х каналов или каналов передачи данных.1 ель изобретения - повышение точности контроля.На фиг, 1 и 2 приведены структурные электрические схемы соответст-, венно передающей и приемной частей предлагаемого устройства; на Фиг,З - Ю временные диаграммы, поясняющие его работу.Устройство для контроля канала связи содержит в передающей части (фиг. 1) .датчик 1 контрольного кода, 15 включающий регистр 2 сдвига и сумматор 3 по модулю два, первый дешифратор 4 начала контрольного кода, дополнительный датчик 5 интервалов, коммутатор 6 и первый триггер 7, а 20 в приемной части (фиг. 2) - анализатор 8 ошибок, включающий регистр 9 сдвига, первый и второй сумматоры 10 и 11 по модулю два и инвертор 12, второй дешифратор 13 начала контроль ного кода, датчик 14 интервалов, элемент ИЛИ-НЕ 15, второй триггер 16, первый элемент ИЛИ 17, счетно триггер 8, первый, второй, третий и четвертый элементы И 19-22, второй ЗО и третий элементы И 31 И 23 и 24, первый счетчик 25, четвертый элемент ИЛИ 26, второй счетчик 27 и анализатор 28 результатов контроля, включающий счетчик 29 ошибок, счетчик 30 измерительных интервалов, первый и второй инверторы 31 и .32, первый и второй элементы И 33 и 34 и логический блок 35.Устройство работает следующим об разом.Датчикформирует контрольный код, например в виде псевдослучайной последовательности (ПСП).Когда во всех разрядах регистра 2 сдвигаЪбудут записаны единицы, которые могут быть условно приняты за начало контрольного кода, то дешифратор 4 формирует импульс, которым осуществляется фазирование (" Установка 5 О в "О") датчика 5 интервалов, При наличии сигнала "Послать код обмена" на вход триггера 7 поступает высокий уровень и очередной импульс из датчика 5 интервалов переводит в состояние "1" триггер 7, который переключает коммутатор 6 на передачу кодов обмена, Таким образом, качало передачи кода обмена совпадает с поступлением очередного .импульса от датчика 5 интервалов. При поступлении на вход триггера 7 низкого уровня (конец передачи кода обмена) очередной импульс от датчика 5 интервалов переводит триггер 7 в состояние "0" и коммутатор 6 переключается в режим передачи контрольного кода.На приеме регистр 9 сдвига сумматоры 10 и 1 по модулю два, анализатора 8 ошибок осуществляют проверку на соответствие закону формирования контрольного кода и в случае появления ошибок в принимаемой информации на выходе сумматора 11 формируются сигналы ошибок (импульсы нулевого уровня для положительной логики), которые инвертируются инвертором 12 (фиг, 3 м) .При появлении в регистре 9 сдвига анализатора 8 оптибок во всех разрядах "1" дешифратор 13 формирует импульс фазирования, устанавливающий на О датчик 14 интервалов, который начинает работать синфазно с аналогичным датчиком 5 интервалов передающей части устройства (фиг. 1).Импульсы с выхода датчика 14 интервалов (фиг. За) поступают на счетный вход триггера 18, который обеспечивает поочередное открывание элементов И 19"22. На вторые входы этих элементов поступает тактовая частота Т 1-1 (фиг. 38).Импульсы тактовой частоты поступают через открытые элементы И 19(21) в первый или второй счетчик 25 или 27. Емкость счетчиков 25 и 27 должна быть численно равна количеству импульсов частоты Т 1-1 поступающих на вход элементов И 19 и 21 за интервал между двумя очередными импульсами датчика 14 интервалов. Импульсы ошибок из анализатора 8 запрещают поступление очередного импульса частоты Т 1-1 на вход соответствующего счетчика 25 или 27, Если за измерительный интервал на выходе анализатора 8 не было импульсов ошибок, то счетчики 25 и 27 (фиг. Зи,к) к приходу импульса из датчика 14 поочередно формируют импульсы, которые запрещают перевод триггера 16 в состояние "О" импульсами от датчика 14, поступающими на С-вход триггера 16, так как поступающие на Б-вход триггера 16 имеют приоритет перед импульсами, поступающими на С-вход этого триггера (фиг. Зл).3 129893Если за измерительный интервал на выходе анализатора 8 было К импульсов, то к моменту прихода очередного импульса из датчика 14 в счетчике 25 или 27 будет недосчитано К импуль сов.Импульс из датчика 14 переводит счетный триггер 18 (фиг. ЗЬ, ) в состояние, при котором по одному входу закрываются элементы И 19 и 22 Ю (фиг, Зд,) и открываются элементы И 20 и 21 (фиг. Зк е) Одновременно по входу С триггер 16 переводится в состояние 10" и открывает по другим входам элементы И 20 и 22. При этом 15 импульсы тактовой частоты Т 1-1 через открытый элемент И 20(22) начинают поступать через элемент ИЛИ 25(24) на вход счетчика 25(27). Количество импульсов В, поступивших на вход счет 20 чика 25(27), равно количеству ошибок, поступивших из анализатора 8 за интервал времени между двумя импульсами датчика 14. Через элемент. ИЛИ 26 (фиг. Зн) эти импульсы поступают в 25 анализатор 28. Если на прием поступает код обмена, то сигнал "Прием кода обмена"через элемент ИЛИ 17 сбрасывает счетчики 25 и 27 и перенос ошибок, вызванный передачей кода обмена, не происходит. Сигнал "Прием кода обмена" совпадает по времени с импульсом датчика 14 и поэтому всегда запрещает перевод триггера 16 в состояние 0, Одновременно сигнал "Прием кода обмена" запрещает подсчет меток времени через элемент И 34, которые составляют длительность объема выборки в счетчике 30. Так как длительность ПСП составляет 2 -1 разрядов, т.е. не кратна 2", то в каждом полном цикле ПСП датчиком 14 формируется ряд интервалов, равных 2 в одном интервале, предшествующем импульсу, Формируемому дешифратором 13, и на единицу превышающем длину последнего в цикле интервала. В результате запрещения тактовых импульсов на входе счетчиков 25 и 27 Формируется одна ложная ошибка. Для устранения этого явления каждым импульсом дешифратора 13 в элемент И 33 запрещается перенос этой ложной ошибки, формируемой в последнем интервале цикла ПСП. Например, если длина ПСП составляет 2 -1=511 разрядов, а интервал датчика 14 (достаточный для дешифрации кодов обмена) будет выбран, например, 64 такта, то датчик 14 будет форми0ровать семь интервалов по 64 такта,1а восьмой интервал - 63 такта, Засчет укорочения восьмого интервалапри переносе ошибок после этого интервала формируется одна ложная ошибка, которая исключается элементомИ 33. Для этого каждым импульсом сдешифратора 13 через инвертор 31 запрещается один импульс в элементеИ 33, Счетчики 25 и 27 (например,емкостью 64 такта) считают тактовыеимпульсы, которые запрещаются импуль.сами ошибок, Затем осуществляетсядосчет этих счетчиков до полногозаполнения и импульсы досчета (ошибки) через элемент И 33 поступают всчетчик 29, В последнем (восьмом)интервале одна ложная ошибка запрещается импульсом выхода дешифратора13 через инвертор 31, По даннымсчетчиков 29 и 30 логический блок35 формирует результаты контроля(исправность канала, коэффициентошибок и т.п,).Источником сигналов "Послать кодобмена", "Прием кода обмена" самогокода обмена и Т 1-1 является аппаратура контроля (не показана), котораярегистрирует изменение состоянияконтролируемого канала,Формула изобретения1. Устройство для контроля дискретного канала, содержащее на передаче последовательно соединенные цатчик контрольного кода и коммутатор, второй вход которого является входом сигналов кода обмена устройства для контроля дискретного канала, первым входом тактовых импульсов. которого является тактовый вход датчика контрольного кода, а на приеме - анализатор ошибок, датчик интервалов, первый и второй счетчики, первый, второй, третий и четвертый элементы И, первый элемент ИЛИ, первый и второй входы которого являются соответственно входами сигналов приема кода обмена и сброса устройства для контроля дискретного канала, информационным входом которого является сигнальный вход анализатора ошибок, второй элемент ИЛИ и анализатор результатов контроля, о т л и ч аю щ е е с я тем, что, с целью повышения точности контроля, введены на передаче последовательно соединенные первый дешифратор начала кон 5 1298трольного кода, дополнительный датчик интервалов и первый триггер, а.на приеме - второй дешифратор начала контрольного кода, счетный триггер, третий и четвертый элементыИЛИ, элемент ИЛИ-НЕ и второй триггер, при этом на передаче выходыразрядов и тактовый вход датчика контрольного кода соединены соответственно с входами первого дешифратора 10начала контрольного кода н с тактовым входом дополнительного датчикаинтервалов, а первый и второй выходыпервого триггера, второй вход которого является входом сигнала о посылке кода обмена, подключены соответственно к третьему и четвертомувходам коммутатора, а на приеме -выходы разрядов анализатора ошибокподключены к входам второго дешиф Оратора начала контрольного кода,выход которого подключен к первомувходу анализатора результатов контроля и к управляющему входу датчика интервалов, выход которого подключен к входу счетного триггера, кС-входу второго триггера и к второму входу анализатора результатовконтроля, первый выход счетного триггера через последовательно соединен- ддные первый элемент И, второй элементИЛИ, первый счетчик и элемент ИЛИ-НЕподключен к Б-входу второго триггера, 0-вход которого подключен к общей шине, второй выхоц счетного триггера через второй элемент И подключен к второму входу второго элемента ИЛИ и к первому входу четвертого элемента ИЛИ, выход которого подключен к третьему вхоцу анализаторарезультатов контроля, второй выходсчетного триггера через последовательно соединенные третий элемент И,930 6третий элемент ИЛИ и второй счетчик подключен к второму входу элемента ИЛИ-НЕ, первый выход счетного триггера через четвертый элемент И подключен к вторым входам третьего и четвертого элементов ИЛИ, выход анализатора ошибок подключен к вторым входам первого и третьего элементов И, выход второго триггера подключен к вторым входам второго и четвертого элементов И, третьи входы которых соединены с третьими входами первого и третьего элементов И, с тактовым входом анализатора ошибок и с тактовым входом датчика интервалов, являющимся вторым тактовым входом устройства для контроля дискретного канала, а выход первого элемента ИЛИ подключен к третьему входу элемента ИЛИ-НЕ, к четвертому входу анализатора результатов контроля и к входам сброса первого и второго счетчиков.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что анализатор результатов контроля содержит последовательно соединенные первый инвертор, первый элемент И, счетчик ошибок и логический блок и последовательно соединенные второй инвертор, второй элемент И и счетчик измерительных интервалов, при этом выход счетчика измерительных интервалов подключен к второму входу логического блока, выход которого подключен к входам установки счетчика ошибок и счетчикаизмерительных интервалов, а первым, вторым, третьим и четвертым входами анализатора результатов контроля являются соответственно вход первого инвертора, второй вход второго элемента И, второй вход первого элемента И и вход второго инвертора.В33 3ЦЦЦ 3 ЩЦ 1 ЩЦууИЯЯу уууцциии ИИ 3 ий вЫ 298930 Составитель В.СлепаковГратилло Техред И,Ходанич Корректор М, Самборская акт каэ 900/60 го ко и о ска Проиэводственно-полиграфическое предприятие, г. Ужгород,оектная, 4 Тираж.639 ВНИИПИ Государственн по делам иэобретен 113035, Москва, Ж, Ра