Двоичный счетчик импульсов с контролем ошибок

" 6876 О 1 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Дополнительное к авт. свид-ву 2) Заявлено 24,05,77 (21) 2487798/18-21 51)Ч, К 03 К 21/34 с присоединением заявки М(23) Приоритет Гасударственный квинт СССР аа делам нзабратенн н открытейпубл икова но 25. 09. 7 9, Бюллетень М 35 3) УДК 621.374. .32(088,8) ата опубликован описания 28,09,7 Д вторы зобретени(54) ДВОИЧНЫЙ СЧЕТЧИК ИМПУЛЬС С КОНТРОЛЕМ О 1 БОК Изобретение относной технике и може ится к вычислительбыть применено в ащих два синхроннотающих двоичных счет нале оомена данными твах, сод лепьно ра апример в устройс ержи парап боЮВ чика, н каЭВМ.Известен счетчик импульсов с контролем ошибок, содержащий разрядные пере- счетные ячейки,.в котором контроль двоичного счетчика импульсов осуществляется путем сравнения контрольного кода четности содержимого разрядных пере- счетных ячеек с кодом четности, вычисленным специальной схемой,1, Для уменьшения времени контроля и покапи 15 зации ошибки в него введены схемы за держки, объединения импульсов записи ."единиц и перенопяения, функдиональиык узлов поразрядного контроля формирования.сигнала ошибки и фиксации места неисправности.Недостатком известного. устройства является отсутствие возможности автоматически исправлять ошибки непосредственно в ходе работы счетчика.Известен также двоичный счетчик с контролем ошибок, который содержит последовательно соединенные двоичные ячейки, блоки поразрядного контроля, .состоящие из блоков контроля смены состояний, каждый из которых включает логические элементы И, элементы задерж ки, элементы ИЛИ и И, блока контроля отсутствия импульсов с данной ячейки, включаемого логические элементы ИЛИ и И, и блока контроля ложных импупь сов, состоящего из логических элементов И, ЗАПРЕТ и формирователя импульсов2.Входы блоков контроля смены состояний подключены к соответствующим вы. ходам двоичных ячеек, а выходы соединены с входами блока формирования сиг нала ошибки. Элемент задержки включен между выходами счетчика и соответствующим входом блока поразрядного контроля последней двоичной ячейки. Причем20 Однако это устройство не обеспечивает автоматического исправления ошибок непосредственно в ходе работы счетчика, 55Цель изобретения - автоматическое исправление ошибок непосредственно в ходе работы счетчика и его упрощение,каждый блок контроля смены состояний состоит из логических элементов И, входы которых непосредственно и через элементы задержки соединены с выходами данной двоичной ячейки и логического 5 элемента ИЛИ, входы которого соединень с выходами логических элементов И. Один вход элемента И блока контроля смены состояний соединен с выходом ло гического элемента ИЛИ, а другой через дополнительный элемент, задержки - с входом донной двоичной ячейки. Причем входы логического элемента И блока контроля отсутствия импульсов с данной ячейки соединены с выходами блока поразрядного контроля последующей двоичной ячейки и с логическим элементом ИЛИ, а в блоке контроля ложных импульсов логический элемент ЗАПРЕТ соединен с выходом логического элемента И и через формирователь импульсов - с выходом данной двоичной ячейки.Известное устройство работает следующим образом. При счете на вход уст 25 ройство поступают импульсы. Разрядные пересчетные ячейки последовательно устанавливаются в положения "1" и "О" входными импульсами либо импульсами переноса с выхода предыдущей пересчетной30 ячейки, Блоки поразрядного контроля осуществляют контроль за работой пересчетных ячеек так, что при нормальной работе пересчетной ячейки сигналы на первых трех выходах блоков отсутствуют, а при35 наличии каких либо ошибок в работе ересчетных ячеек, в зависимости от"характера ошибки, но соответствующем выходе блока поразрядного контроля появляется сигнал. Блоки поразрядного контроля сиг нализируют о наличии следующих ошибок в работе пересчетных ячеек:отсутствие перехода пересчетной ячейки иэ одного состояния в другое при наличии на счетном входе ячейки сигнала;наличие сигнала переноса на выходе ячейки при отсутствии перехода ячейки из состояния "1в состояние "О";отсутствие сигнала переноса на выходе ячейки при переходе ячейки иэ состояния "1" в состояние О",Для этого в предлагаемый двоичный счетчик импульсов с контролем ошибок, содержащий два синхронно работающих счетчика с последовательно соединенными двоичными триггерами ячейками, блоки поразрядного контроля, состоящие из элементов И и ИЛИ, образующих три пары элементов равнозначности, причем выходы первой пары элементов равнозначности соединены с соответствующими входами элементов И третьей пары элементов равнозначности, вторые входы которых подключены к соответствующим выходам второй пары элементов равнозначности, входы элементов И которой соединены с соответствующими выходными шинами триггерных ячеек счетчиков, в каждый блок поразрядного контроля введены триь гер признака с двумя входными элементами И, два корректирующих элемента И, два элемента ИЛИ, элемент ИЛИ-НЕ и два триггера формирования единичных сигналов переноса, единичный вьгход первого триггера формирования единичных сигналов переноса соединен с первыми входами первых элементов И элементов равнозначности первой пары, вторые входы которых соединены с единичным и нулевым выходами второго триггера соответственно, нулевой выход первого триггера подключен к первым входам двух других элементов И первой пары элементов равнозначности, вторые входы которых соединены с нулевым выходом второго и единичным выходом первого триггеров формирования единичных сигналов переноса соответственно, третьи вхо ды первого и второго элементов И первого и второго элементов равнозначности третьей пары подключены к нулевому выходу триггера признака, а третьи входы второго и первого элементов И этой же лары к единичному выходу триггера признака, первые входы входных элементов И которого соединены с соответствующими выходами второй пары элементов равнозначности, а вторые входы - с нулевыми входами триггеров формирования единичных сигналов переноса и с входной шиной, входы триггера признака соединены с выходами его входных эле-. ментов И, выходы третьей пары подключены к входам элемента ИЛИ-НЕ, выход которого соединен со вторыми входами корректирующих элементов И, к первым входам которых подключены выходы триггерных ячеек контрольных разрядов счетчиковсоответственно, а выходы корректирующих элементов И подключены ко вторым входам элементов ИЛИ, выходы которых подключены к единичным входам соответ. ствующих триггеров формирования единичных сигналов переноса. На фиг. 1 приведена структурнаясхема предлагаемого устройства; нафиг. 2 - его место и связи с злементами двоичного счетчика импульсов.Двоичный счетчик импульсов содержит триггерные ячейки 1 и 2 первого и второго двоичных счетчиков; триггерные ячейки 3 и 4 контрольных разрядов первого и второго счетчиков; корректирующие логические элементы И 5 и 6 первого и второго счетчиков; логические элементы ИЛИ 7 и 8 в депях переноса первого и второго счетчиков соответственно; вход 9 счетчиков; шины 10 и 11 сигналов переноса второго и первого счетчиков соответственно; единичный 12 и нулевой 1 3 выходы ячеек второго счетчика; единичный 14 и нулевой 15 выходы ячеек первого счетчика; шины 16 и 17 корректирующих сигналов второго и первого счетчиков соответственно; шины 1 8 и 1 9 сигнала индивидуального контроля второго и первого счетчиков; блок 20 поразрядного контроля с выходной шиной 21; триггеры 22 и 23 формирования единичных сигналов переноса П 1, ПП ,ПП 2 первого и второго счетчи 1 2 гков соответственно; элементы И 24-27; элементы ИЛИ 28 и 29 первой пары элементов равнозначности, элементы И 30-33, элементы ИЛИ 34 и 35 второй пары элементов равнозначности, входные элементы И 36 и 37 триггера признака; триггер 38 признака фиксирующий относительное состояние одноименных разрядов счетчиков в предыдущем такте; элементы И 3942; элементы ИЛИ 43 и 44 третьей пары элементов равнозначности; шины 45 текущего сигнала равнозначности; шина 46 текущего сигнала неравнозначности единичный 47 и нуле)вой 48 выходы триггера признака; шины 49 и 50 единичных сигналов "2 П и "1 П" соответственно; единичные выходы 51 и 52 триггеров формирования единичных сигналов переноса; нулевые выходы 53 и 54 этих же триггеров; элемент ИЛИ-НЕ 55.Причем выходная шина 51 триггера 22 подключена к первым входам элемен 5 1 о 15 2 О 25 зо 35 40 45 5 О 55 тов И 24 и 26, вторые входы которыхсоединены с выходами 52 и 54 триггера23 соответственно. Выход 53 триггера22 подключен к первым входам элементов И 25 и 27, вторые входы которыхсоединены с выходом 54 триггера 23 ивыходом 53 триггера 22 соответственно. Выходы элементов И 26 и 27 подключены к входам элемента ИЛИ 29,выходная шина 50 которого соединена спервыми входами элементов И 39 и 40,выходы которых соединены с входамиэлемента ИЛИ 43. Выходы элементовИЛИ 43 и 44 подключены к входам элемента ИЛИ-НЕ 55, выходная шина 21которого соединена со вторыми входамиэлементов И 5 и 6, к первым входамкоторых подключены соответственно шины19 и 18 триггерных ячеек контрольныхразрядов первого и второго счетчиковсоответственно. Выходные шины 17 и16 элементов И 5 и 6 подключены квторым входам элементов И 7 и 8 соответственно, к первым входам которогоподключены соответственно выходныешины 14 и 12 триггерных ячеек (к)ого разряда. Выходная шина 11 элемента ИЛИ 7 подключена к единичным входам триггеров 1 и 22, а выходная шина10 элемента ИЛИ 8 - к единичным входам триггеров 2 и 23. Входная шина 9подключена к нулевым входам триггеров22 ц 23 и ко вторым входам 9 элементов. И 36 ц 37, выходы которых соединены соответственно с единичным и нулевым входами триггера признака ЗР),единичный выход 47 которого подключенк третьим входам элементов И 40 и 41,а нулевой выход 48 - к третьим входамэлементов И 39 и .42,Единичный выход 14 трцггерной ячейки 1 соединен с первыми входами элементов И 30 и 33, а нулевой выход 15 со вторыми входами элементов И 31 и32. Единичный выход 12 триггерной.ячейки 2 к-ого разряда соединен со вторым входом элемента И 30 и первымвходом элемента И 32, а нулевой выход13 - с первым входом элемента И 31и вторым входом элемента И 33, Выходыэлементов И 30, 31 подключены к входам элемента ИЛИ 34, выходная Шина45 которого соединена со вторыми входами элементов И 39 и 41 и первымвходом элемента И 36, Выходы элементов И 32 ц ЗЗ подключены к входамэлемента ИЛИ.35, выходная шина 46 ко1 О торого соединена со вторыми входамиэлементов И 40, 42 и с первым входомэлемента И 37.рц 1 еры 22 ц 2 - формирую дцццц цью сигналы Г 11, П, соответствующце 5 наличию и П 1, П - отсутствию сигналовпереноса из (к)-ого разряда в первоми во втором счетчиках соответственно,Элемент И 24 выделяет единичный сигнал, соответствуюцп 1 й одновременному появлению сигналов П 1,П, а элемент И25 - единичный сигнал, соответствующий одновременному цвлц пцо сигналов П, П в данном такте. Поступление нв вход15элемента ИЛИ 28 выходного сигналаэлемента И 24 или элемента И 25 обеспечивает единичный сигнал 2 П ца шине40. Схема равнозначности на элементах26, 27 и 28 формирует единичный сигзо нал 1 П на шине 50, соответствующий наличию в данном такте сигнала переноса из (к) разряда только в одном из счетчиков. Узлы. равнозначности второй пары вырабатывают единичные сигналы Р (равцозцачность) и Н (неравнозначность), соответствующие равнозначному(неравнозначному) состоянию одной пары одноименных разрядов первого и второго счетчиков. Схема на элементах 30, 31 и 34 вырабатывает сигнал Р, схе ма на элементах 32, 33 и 35 - сигнал Н, Единичный сигнал Р по шине 45 поступаетца элемент И 36 и на элементы И 39 и 41 третьей пары элементов35 равнозначности, а сигнал Н по шине 46, - на элемент И 37 и элементы И40 и 42 третьей пары элементов равнозначности. Счетный импульс в каждом такте разрешает прохождение сигналовР, Н ца едшьч юный и нулевой входы триг гера признака 38 соответственно. Последний запоминает сигнал Я 1 (Н 4 ), наблюдаемый в (и.-1)-ом такте длясравнения его с сигналами Р 1 (Н 11), по ступающими по шинам 45 и 46 в и ом такте, (Индексы п, и, указывают номер такта, в котором сформированы сигналы Р (Н). Третья пара элементов равнозначности обеспечивает сравнение сигналов 5 ОР (Н) с сигналом Р (Н) в зависимости от наличия сигналов 2 П (1 П) и выработку контрольных сигналов на выходе элементов ИЛИ 43 и 44, откуда они поступают на элемент ИЛИ-НЕ 55, При 55 наличии сбоя в кс-ом разряде одного из счетчиков на выходе элемента ИЛИ-НЕ55 формируется сигнал ошибки, который ро шине 21 поступает на входы элеменгов И 5 и 6, ца вторые входы элементов4, 5 и 6 поступают сигналы ошибкитриггерцых ячеек 3 и 4 соответственно.С выхода элементов И 5 ц 6 снимаютсясигцалы коррекции, Элементы ИЛИ 7 и8 служат для объединения сигналов лерецосв, поступающих из (к) разрядов повыходным шинам 14 и 12, и сигцализайии коррекции.Принцип работы счетчика основан цавцализе состояний одноименных разрядов двух синхронно работающих двоичных счетчиков, исходное состояние которых может быть различным (одинаковым) относительно друг друга, на предмет равнозначности, Причем, еслив ( и)-ом такте в к-ом разряде счетчиков наблюдается равнозначность (неравнозначность) ив и -омтакте из (к -1)-ого,разряда поступают сигналы переноса вк-ый разряд в обоих счетчиках, либосигналы переноса отсутствуют, т. е.вырабатывается сигнал 2 П, то относительное состояние разрядов счетчиков не изменяется, а если в п-ом такте поступаетсигнал переноса из(к)-ого разряда вк-ый разряд только в одном из счетчиков, т. е. вырабатывается сигнал 1 П,то относительное состояние к-го разряда счетчиков изменяется на противоположное (см, таблицу), По входной шине9 на нулевые входы триггеров 22 и 23поступают счетные импульсы, в резуль;тате чего в каждом такте с их нулевыхвыходов будут сниматься единичные сигналы П 1,П соответственно. Если в каком-то такте по шинам 11 и 10 на единичные входы триггеров 22, 23 поступает сигнал переноса из (к 1)-ого разряда (для первого разряда это счетныйимпульс, который всегда поступает наединичные входы) то соответствующийтриггер устанавливается в единичноесостояние и на его выходе сформировывается единичный сигнал П(П 2),В зависимости от постуйления сигналов переноса в к-ый разряд из (к)ого разряда первая пара схем равнозначности формирует сигнал 2 П, соответствующий одновременному наличию (отсутствию) сигналов переноса в к-ом разряде обоих счетчиков, о чем свидетельствуют сигналы П, П(П,П), либо сигнал 1 П, соответствующий наличию сигнала переноса в к-ом разряде тольков одном из счетчиков, о чем свидетельствует появление на входе первой парысхем равнозначности сигналов .П,ПН0 0 1 1 1 О 1 О т о 1 0 2 1 О 1 1 О О 1 1 П р и м е ч а н и е. 1 - варианты исходных и текущих состояний к-игоразряда счетчиков.2 - номер счетчика;3 - содержимое к-го разряда счетчиков в исходномсостоянии4 - признак соотношения разрядов (Р - равнозначность,Н - неравнозначность) в исходном состоянии;5 - значение сигналов переноса их (к)-го в к-ыйразряд;6 - состояние к-го разряда после поступления в негосигнала переноса;7 - признак соотношения разрядов после поступлениясигналов переноса.(Г 1,П). В триггере признака 38 в этовремя находится информация об относительном состоянии ("равнозначностьили "неравнозначность ) к-ого разрядасчетчиков в ( и) такте: в виде сигналов Рп (Н,), выработанных второйпарой схем равцозцачцосги. В и-ом такте вторая пара схем равнозначности выделяет новую информацию об относительном состоянии к-го разряда счетчиковв виде сигналов Р ( Н ), а первая пара схем равнозначности формирует сигнал 2 П (1 П). При одновременном поступлении сигналов Р(Н), Р(Н) и2 П (1 П) в соответствующем сочетаниина третью пару схем равнозначности навыходе элемента ИЛИ 43 (44) вырабатываеся сигнал контроля. На выходе же 55Таким образом, предлагаемое устройство, обеспечивая автоматическое исправ- . ление ошибок непосредственно в ходе ра боты счетчика, позволяет повысить блока поразрядного контроля сигнал отсутствует, что свидетельствует о правильной работе счетчиков. При возникновении ошибки в к-ом разряде одного изсчетчиков или в различных разрядах обоих счетчиков в соответствующем блокепоразрядного контроля вырабатываетсясигнал ошибки, который по шине 21 поступает на элементы И 5 и 6 своегоразряда счетчиков, На элемент И 5 ( 6)поступает также сигнал ошибки со схемыиндивидуального контроля счетчика, в котором произошел сбой, В результате этогона шинах 16 (17) формируется сигнал коррекции, который, пройдя черезэлементы ИЛИ 7 (8), устанавливаеттриггерную ячейку в правильное состояние. надежность цифровых устройств, содержащих два синхронно работающих счетчика, например, канала ввода- вывода.Формула изобретенияДвоичный счетчик импульсов с контролем ошибок, содержащий два синхронно работающих счетшка с последовательно соединенными двоичцыми триггерными 5 ячейками, блоки поразрчдного контроля, состоящис из элементов И и ИЛИ, образующих. три пары элементов равнозначности, причем выходы первой пары элементов равнозначности соединены с соответствуюо шими входами элементов: И третьей пары элементов равнозначности, вторые входы которых подключены к соответствующим выходам второй пары эломецтов равнозначности, входы элементов И которой15 соединены с соответствующими выходными шипами триггерных ячеек счетчиков, отличающийся тем,что,с целью автоматического исправления оши 20 бок непосредственно в ходе работы счетчика и упрощения, в каждый блок поразрядного контроля введены триггер признака с двумя входными элементами И, два корректирующих элемента И, два элемен 25 та ИЛИ, элемент ИЛИ-НБ и два триггера формирования единичных сигналов переноса, единичный выход первого триггера формирования единичных сигналов переноса.соединен с первыми входами первых элементов И элементов равнозначности первой пары, вторые входы которых соединены с единичными нулевым выходами второго триггера соответственно, нулевой выход первого триггера подключен к первым входам двух других элементов И первой пары элементов равнозначности, вторые входы которых соединены с нулевым выходом второго и единичным выходом первого триггеровформирования единичных сигналов переноса соот.ветственно, третьи входы первого и второго элементов И первого ивторого цементов равцозца шости третьей пары подключены к нулевому выходутриггера признака, а третьи входы второго и первого элементов И этой же пары подключены к единичному выходу триггсра признака, первые входы входных элементов И которого соединены с соответствующими выходами второй пары элементов равцозцапости, а вторые входы - снулевыми входами триггеров формирования единичных сигналов переноса и свходной шиной, входы триггера признакасоединены с выходами его входных элементов И, выходы третьей пары элементов равнозначности подключены к входамэлемента ИЛИ-НЕ, выход которого соединен со вторыми входами корректирующих элементов И, к первым входам которых подключены выходы триггерныхячеек контрольных разрядов счетчиковсоответствеицо, а выходы корректирующих элементов И подключены ко вторым входам элементов ИЛИ, выходы которых подключены к единичным входамсютветствующих триггеров формирования единичных сигналов переноса. Источники информации, принятые вовнимание при экспертизе1, Авторское свидетельство315294, Н 03 К 21/34, 1971.2. Авторское свидетельство520714, Н 03 К 23/04, 1976Заказ 57 Я 5/53 Тираж 1060 Подписное БНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 Филиал ППП Патент", г. Ужгород, ул. Проектная, 4