Преобразователь перемещения в код

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 1594 Н 03 М СВОДЕТЕПЬСТ Дь, . титу втом радиотехтики(54)В КОД (57)ти ав ПРЕОБРАЗОВАТЕ ПЕРЕМЕЩЕНИЯ ники и цифровь мах цифем и петов. С ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Кудряшов Б,А,ный преобразовательда - код, - Метролос, 20,Авторское свидетР 1193811, кл. Н 03 обретение относится к обласматики и вычислительной техможет быть использовано вх следящих системах, систерового управления положениремещением различных обьекцелью повышения точности и упрощения в преобразователь, содержащий синусно-косинусный преобразователь, Р кодирующих блоков, каждый из которых включает фазорасщепитель, блок компараторов, дешифратор, аналоговый коммутатор, введе ны дополнительный фазорасщепитель,дополнительный компаратор, двухвходовой аналоговый коммутатор и до-.полнительный дешифратор, В каждомиз Р кодирующих блоков определяетсячасть разрядов выходного кода, которыми управляется соответствующийаналоговый коммутатор, через который информационные сигналы поступают на кодирующий блок следующей ступени преобразования, где выходнойкод уточняется добавлением младшихразрядов. Из блок-схемы преобразователя исключены устройства выборкии хранения, что повышает точностьпреобразования и упрощает его кон- .струкцию, 1 з.п. ф-лы. 3 ил,пи 1.оКг 1 50 Изобретение относится к автоматике и вычислительной технике и может быть использовано н цифровыхследящих системах, системах цифрового управления положением и перемещением различных объектов.Целью изобретения является повышение точности и упрощение преобразователя.На фиг. 1 представлена блок-схема преобразователя на фиг, 2 - диаграмма сигналов 1-го кодирующегоблокаф на фиг, 3 - диаграмма. сигналов 1-го кодирующего блока с дополнительными б.-.оками.Преобразователь перемещения вкод содержит (фиг. 1) синусно-косинусный датчик 1, Р кодирующих бло -ков 21=1,Р), каждый из которых включает фазорасщепитель 3,блок 4 компараторов и дешифратор5, аналоговые коммутаторы 6,кроме того, преобразователь перемещениян код содержит дополнительный: фазорасщепитель 7, компаратор 8 , двухвходовой аналоговый коммутатор 9 идополнительный дешифратор 10,Количество выходов шфазорасщепителя 3 определяется числом уровней квантования Ь кодирующего блока2 и равно ш,=Ь для 1=1, ш-ЬЕ+для 1=2,Р, Количество аналоговыхвходов аналогового коммутатора 6равно ш, Количество компараторов вблоке 4 равно ш -2 для 1=2. ,Р,Для 1=1 оно составляет величинуп 1,при четном ш а для нечетного оно2Эравно ш, Число входов дешифратора 5 рравно количеству компараторов в блоке 41Число выходов дешифратора 5 равно числу разрядов и кодирующегоблока 2, которое ойределяется неравенством причем равенство имеет место, если Ь равно целочисленной степени числа 2,Прямые и инверсные выходы синус- но-косинусного датчика 1 подключе-.ны к входам фазорасщепителя 3 . Первый и второй выходы аналогового коммутатора 6 для 1=1,2,Рподключены к первому и второму входам фаэорасщепителя 3, кодирующего блока 2 , а входы - к выходам фаэо 69264 2расщепителя 3, Выходы фазорасщепителя 3 с номерами .=2 ш вподключены также к входам блока компараторов 4, где 1=2Р. Для 1=1 5 к входам блока 4 подсоединены выходы фазовращателя 3, с номерами=1 - , если ш, - четное число,в противном случае 1=1. п 1 О Кодирующий блок 2 (фиг, 1) содержит дополнительные фазорасщепитель7, компаратор 8, днухнходовойаналоговый коммутатор 9 и дешифратор 10 для 1=2 .Р, Первый и нто рой выходы аналогового коммутатора6 , подключены к первому и второмувходам фазорасщепителя 7 и черезаналоговый коммутатор 9 - к первому и второму входам фазорасщепителя 20 3. Выход фазорасщепителя 7 соединен с входом компаратора 8, выходкоторого подключен к и -ому входудешифратора 10 и управляющему входу коммутатора 9 о . Кроме того, выход 25 компаратора 8 подключен к дополнительному (п +1)-ому управляющемувходу коммутатора 6, если Ь - нечетное число. При этом Преобразователь перемещения в код работает следующим образом.Синусно-косинусный датчик 1 вырабатывает четыре синусоидальных напряжения Б,.Б, сдвинутых друг относительно друга на четверть периода 11; -Б з 1 п(- (1 1,где У ,=И- амплитуда и фаза напряжений соответственно;45И- ксэффициент пропорциональности;- величина перемещения=1. ,4.Эти напряжения, однозначно определяющие значение фазыв преде лах диапазона и =2 п, поступают навходы фаэорасщепителя 3, выполненного, например, в виде цепочки последовательно соециненных резисто ров с отводами для подключения входных и снятия выходных напряженийкоторые образуют ш,.-фазную систему напряженийц, =Б зд.п(ср-Ч, (-1) )где Ч: -- величина кванта (единицаЬ,цы младшего разрядаПДК,) кодирующего блока 2=1 т, - номер выхода 31.Сформированные напряжения поступают на входы компараторов блока 41. Здесь и далее компараторы осуществляют сравнение входных напряжений с нулевым потенциалом. Компараторы формируют сигналы, представляющие собой однопеременный двоичный код, который подается на дешифратор 51, формирующий на своем выходе п,-разрядный позиционный двоичный код (ПДК,) кванта Л 1, в пределах которого заключено значение фазы 11 ОЗ,Ч 1(1 +1)Ч где 1, =О,Ь 1-1Таким образом, код ПДК на выходе кодируюцего блока 2, представляет собой старшие разряды выходногокода преобразователя перемещения вкод. С целью определения следующихразрядов кода, на выходе коммутатора 6, подключается пара напряженийфазорасщепителя 3 с помощью которых в кодирующем блоке 2 е уточняется значение фазы (р в пределахкванта 1,Диаграмма выходных сигналов 01,фазорасщепителя 3, и выходных напряжений Р 1 е, коммутатора 6, впределах Ч =27 для случая Ь,=4 приведена на фиг, 2,Выходные сигналы коммутатора 61 поступают на фазорасщепитель 3 ко- дирующего блока 2, Поскольку принцип действия кодирующих блоков 2 для 11 одинаков, рассмотрим работу кодирующего блока 2,На первый и второй входы фазорасщепителя 3 подается пара напряжений Рб, и Я Е., от аналогового коммутатора 6 р 1РЕ, =1 впЧЕ т,:О,зп(Не. Че-) ф 269264 4гдебфе,=Е Ч- остаточнаЯ Разность, не скомпенсированная в кодируюшем блоке5 2, и подлежащаяпреобразованиюв 2,1, - число на выходекодирующего блока1 О 2и величинаего кванта,С выходов фазорасщепителя 3 снимается тп-фазная система напряжений15 10 - Коз 1.п(ЛСЕ,-Ч (1.-1, (3)где Ч = -- , Ч - величина квантаЧе-е ь ф ее кодирующего блока 2 е1 =1,.,тЕ - номер выхода фазорасщепителя,Эти напряжения поступают на входыкомпараторов блока 4, на выходахкоторых образуется (Ь)-разрядныйединичный код разности Ь(рч проквантованной с шагом ЧЕ, Величинаэтого кода равна , а ее представ-.ление в п в разрядн ПДК (ПДК) образуется на выходе дешифратора 5,30Коммутатор 6 передает на своипервый и второй выходы пару напряжений(5)Эти напряжения, передаваемые в кодирующий блок 2, однозначно характеризуют остаточную разность ЬЦ,подлежащую дальнейшему преобразова ниюПоследний кодирующий блок 2 фор 1мирует п-разрядный ПДК, представляющий собой младшие разряды выходного и-разрядного кода преобразователя перемещения в код причем и=й=ЕпР 1 РПри введении на входе и выходе 50 1-го кодирующего блока дополнительных блоков преобразователь работает следующим образом. Сигналы с выходов коммутатора 6 описываемые выражениями (1) и (2), поступают на 55 первый и второй входы фазорасщепителя 7, образованного, например, двумя равными резисторами (фиг,1) и формирующего сигнал вида1269264 1 О 20 З 5 ков,40 0 =0 з 1.п(ь -- - ),Ч е.е о е 2При этом на выходе компаратора 8 еформируется уровень логического О,Я.1если ЬЦ- и уровень логическойае 1 если ьД )- . Таким образомФ компаратор Я осуществляет разбиение диапазона преобразования кодиРУюЩего блока 2, Равного 1 Е на две равные части. Если выход компаратора соответствует О, то на первый и второй выходы коммутатора 9 е% передается пара напряжений РЕ и (Е,равная Р =Р , Ч =( ,. Если же на выходе компаратора присутствует логическая 1, то входные напряжения коммутатора 9 Р передаются на его вы ходы с переменой мест: РЕ=Оез =Ре,. Такое решение позволяет дважды использовать фазорасщепитель 3 и блок компараторов 4 в диапазоне преобразования кодирующего блока 2 и тем самым сократить число их элементов вдвое,Напряжения РЕ и ЯЕ подаются на первый и второй входы фазорасщепителя 3; с х-го выхода которого сни 30 мается напряжение вида (3), если компаратор 8 находится в состоянии О, и вида 3 Е. = 0 я 1 п(Ь ЕЕ,-с 1 (ЬЕ+1-1) ),если он - в состоянии 1, Здесь Ъе+11напряжений Р ЦЕ., РЕ ЧЕ (1 Е"Е; для случая Ь =8 ш =5 приведена на Я й Я фиг, 3, Напряжения, полученные на выходах компараторов 4, представляют собой (тЕ)-разрядный единичный коц, который поступает на дешиФратор 5, преобразующий его в (пЕ)-разрядный код, который в совокупности с выходным сигналом компаратора 8 е подается на дешифратор 10, с выхода которого снимается п -разрядный 50 код разности Щравный Е Коммутатор, 6 передает на свои первый и второй выходы пару н,апряжений Рр и Я, определяемую выраже ниями (4) и (5), если компаратор 8 е находится в состоянии О, и выраже- ниями 6Р= Ц=(1е е е.1 е 1е е,ье.е,если компаратор находится в оянии 1,При нечетном числе ЬЕ необходима дополнительная связь выхода компаратора 8 Е с дополнительным управляющим входом коммутатора 6 е дляосуществления коммутации напряженийР и 11 поскольку при нечетном ЬЕевыходной код дешифратора 1 ОЕ не изменяется при изменении состояниякомпаратора 8 е,Эти напряжения, передаваемые вкодирующий блок 2 е, однозначно характеризуют остаточную разностьЛЦподлежащую дальнейшему преобразованию,Данный преобразователь имеетбольшую точность, чем известные,так как исключены устройства выборки и хранения, вносящие погрешностизаписи, хранения и считывания аналоговых сигналов,Преобразователь проще конструктивно, так как в известном преобразователе каждое устройство выборки и хранения содержит 2 аналоговых ключа, операционный усилитель и запоминающий конденсатор, что заменяется в предлагаемом устройстве одним аналоговым ключом, Кроме того, исключены тактирующая схема управ -гпения и дешифраторы кодируюших бпоФормула изобретения 1, Преобразова ель перемещения в код, содержащий синусно-косинусный датчик, первый кодирующий блок,включающий последовательно соединенные блок компараторов и дешифратор, выходы которого подключены к управляющим входам первого аналогового коммутатора, входы которого соединены с входами блока компараторов первого кодирующего блока, второй кодирующий блок, выполненный в виде последовательно соединенных фазорасщепителя, блок компараторов и дешифратора, выходы первого аналогового коммутатора подключены к входам фазорасщепителя второго кодирующего блока, о т л и ч а ю щ и й с я тем, что, с целью повышения точности и упрощения преобразователя, в него введены (Р) дополнительных кодиру 7 1 ющих блока, (Р) дополнительных аналоговых коммутатора, дополнительный фазорасщепитель, компаратор, двухвходовой аналоговый коммутатор и дополнительный дешифратор, й первый кодирующий блок введен фазорасщепитель, выходы которого соединены с входами блока компараторов первого кодирующего блока, выходы синусно-косинусного датчика подключены к входам Фазорасщепителя первого кодирующего блока, выходы фазорасщепителей второго и всех кроме последнего дополнительных кодирующих блоков подключены к инфорыационным входам соответствующих дополнительных аналоговых коммутаторов, к управляющим входам которых подключены выходы дешифраторов второго и соответствующих кроме 1-го и Р-го, кодирующих блоков, где 2 6 1Р, выходы дополнительных аналоговых коммутаторов подключены к входам фазорасщепителей соответствующих дополнительных кодирующих блоков, выходы дешифраторов, кроме 1-го, коди 2692648рующих блоков и выходы дополнительного дешифратора являются выходамипреобразователя, выходы (1-1)-гоаналогового коммутатора подключенык входам дополнительного Фазорасщепителя и информационным входамдвухвходового аналогового коммутатора, выходы которого подключены квходам Фазорасщепителя 1-го кодиру О ющего блока, выходы дещифратора которого подключены к группе входовдополнительного дешифратора, выходы которого подключены к управляющим входам 1-го аналогового коммута тора, выход дополнительного Фазорасщепителя через компаратор подключенк управляющему входу двухвходовогоаналогового коммутатора и к входудополнительного дещифратора, 202. Преобразователь по п. 1,о т л и ч а ю щ и й с я тем, что,. с целью упрощения конструкции, выход компаратора подключен к второму 25 управляющему входу 1-го аналогового коммутатора,12 б 92 б 4 ы,рФ оставитель В,Подолян ехред М.Ходанич едактор В,Иван орректор Е,Рош Заказ б 04 11303 одственно-полиграфическое предприятие, г, Ужгород, ул, Проектная 4 1 р Тираж 81 бНИИПИ Государственного ко по делам изобретений и о 5, Москва, Ж, Раушская Подписноемитета СССРкрытийа 6., д, 4/5