Интегрирующее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН б 7/1 всгсоюц3,",;, БИБДйот ОП РЕТЕНИ АНИЕ ИЗ ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(56) Авторское свидетельство СССР Р 693269, кл. б Об б 7/18, 1978.Вахтиаров Г.Д, и др. Аналого-цифровые преобразователи, М.: Советское радио, 1980, с,148, рис.26.26,(54) ИНТЕГРИРУ 10111 ЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной и к информационно-измерительной технике. Цель изобретения - повышение точности интегрирования, Интегрирование входных и эталонных сигналов в отличие от прототипа осуществляется при управлении генераторами тока через первый коммутатор и первый вход суммирующего усилителя, на второй вход которого подается сигнал с третьего интегратора обратной связи, учитывающий погрешность интегрирования от разности токов генерато-. ров тока и входного тока буферного усилителя, Начальное значение напряжения на интегрируюшем конденсаторе устанавливается через ключ соответст вующим выходному сигналу второго интегратора обратной связи. Погрешность от напряжения смещения и входного тока буферного усилителя учитывается в момент выборки результата интегрирования аналоговым блоком памяти, сигнал на выходе которого усиливается при подаче на вход плавной регулировки коэффициента усиления усилителя с регулируемым коэффициентом усиления выходного сигнала первого интегратора обратной связи с учетом погрешности общего коэффициента преобразования. Выбор наиболее выгодного диапазона интегрирова- С ния осуществляется подключением соответствующих генераторов тока, а выбор масштаба выходного сигнала также фюзи и регулированием коэффициента усиления, Изобретение может быть исполь- р зовано в радиоэлектронных системах обработки и анализа сигналов, в частности в интегрирующих преобразователях форма - код, 1 ил.Изобретение относится к вычислительной и информационно-измерительной технике, в частности, предназначено для использования в интегрирующих преобразователях форма-код. 5Цель изобретения в . повьпшение точности интегрирования.11 а чертеже приведена схема интегрирующего устройства,10Интегрирующее устройство содержит генераторы тока положительной1,- 1 и отрицательной 2 - 2 полярности, переключатели 3- 3 и4, - 4, тока, управляющие входы которых являются входами разрешения интегрирования устроиства 5 - 51 и6, - б, интегрирующий конденсатор7, одна обкладка которого соединена с источником 8 постоянного напряжения, буферный усилитель 9, выходкоторого является аналоговым информационным выходом устройства 1 О, авход соединен с другой обкладкой ин тегрирующего конденсатораи через д 5соответствующие переключатели 3 - 3и 4 - 4 тока с выходами генерато рров тока положительной 1 - 1 и отрицательной 2- 2полярности, первая коммутатор 11, информационныевходы которого соединены соответственно с аналоговым информационнымвходом устройства 12 и выходами группы источников 13, - 13 эталоннах сигналов, суммирующий усилитель 14, первый вход которого соединен с выходом первого коммутатора 11, а выходс управляющими входами генераторов1 - 1 и 2 - 2 а тока, усилитель срегулируемая коэФфициентом передачи4015, аналоговый блок 16 памяти, входкоторого соединен с аналоговым инФормационным выходом устройства 10,а выход - с входом усилителя с регулируемым коэффициентом передачи 15,Я 5выход которого является аналоговыминформационным выходом считыванияустройства 17, элемент 18 сравнения,первый вход которого соединен с выходом устройства 17, а выход является дискретнаи информационным выходомустройства 19, первый интегратор 20обратной связи, выход которого соединен с первым управляющим входом плавной регулировки коэффициента усиления усилителя с регулируемым коэффициентом передачи 15, второй интегратор 21 обратной связи, ключ 22, через который выход второго интеграто-. ра 21 обратной связи соединен с входом буферного усилителя 9, третийинтегратор 23 обратной связи, выходкоторого соединен с вторым входомсуммирующего усилителя 14, входывсех интеграторов 20, 21 и 23 обратной связи соединены с дискретнав информационным выходом устройства 19,четвертый коммутатор 24, управляющие входы которого являются входамизадания работы устройства 25, а соответствующие выходы соединены с входами разрешения интегрирования интеграторов 20,21 и 23 обратных связей,второй коммутатор 26, выход которогосоединен с вторым входом элемента 18сравнения, а входы - с источниками2 - 27 опорных сигналов, третийкоммутатор 28, выход которого соединен управляющим входом дискретной регулировки коэффициента усиления усилителя с регулируемым коэффициентомпередачи 15, а входы - с выходамигруппы источников 29, - 29сигналовпрограмюрования коэффициента усиления, управляющие входы всех коммутаторов 11,24, 26 и 28 соединены свходами задания режима работы устройства 25, управляющий вход ключа22, адресный вход аналогового блока16 памяти, информационный вход четвертого коммутатора 24 являются соответственно входом начальной установки устройства 30, входом выборки и запоминания результата интегрирования 31 ч стробирующим входом устройства 32,Устройство работает следующим образом.При подаче на входы 25 задания ре. - жима работы устройства соответствующей комбинации управляющих сигналов реализуется один из режимов работы устройства, Интегрирование входного сигнала производится при подключении через первый коммутатор 11 к первому входу суммирующего усилителя 14 инФормационного входа устройства 12, через третий коммутатор 28 одного из источников 29 - 29 сигнала регулирования выбранного коэффициента усиления, через второй коммутатор 26 одного из источников 27, - 27 опорного сигнала, соответствующего нулевому значению входного сигнала, При из-, менении сигнала на выходе суммирующего усилителя 14 прямо пропорционально изменяется разность токов ге 1251125нераторов тока положительной 1, - 1, и отрицательной 2, - 2 полярности, При снятии сигнала на входе 30 начальной установки устройства и подаче на управляющие входы 5 - 5 и 5 6 - 6переключателей 3, - 3 и 4, - 4 и тока, сигналов разрешения интегрирования разность токов генераторов тока положительной и отрицательной полярности заряжает интегри рующий конденсатор 7, разность напряжений на котором до и после интегрирования соответствует интегральному значению сигнала на интервале интегрирования. В момент окончания сигна ла разрешения интегрирования ток генераторов тока посредством переключателей тока от интегрирующего конденсатора переключается на общую шину устройства, при этом заряд на конден саторе 7 запоминается. Так как выход устройства 10 используется для последовательного соединения интеграторов при преобразовании Форма - код методом последовательного интег рирования, то буферный усилитель 9 должен не только обладать высоким входным сопротивлением, но и обеспечивать неискаженную передачу формы изменения напряжения на интегрирующем З 0 конденсаторе 7.1По окончании сигнала разрешения интегрирования Подается сигнал выборки на вход выборки и запоминания результата интегрирования 31, Напряже ние на выходе буферного усилителя 9 запоминается аналоговым блоком 16 памяти по окончании сигнала выборки. После этого может быть подан сигнал начальной установки устройства по 40 входу 30, по которому через ключ 22, переходящий в открытое состояние, интегрирующий конденсатор 7 разряжается до уровня, соответствующего напряжению на выходе интегратора 21 обратной связи, По окончании сигнала начальной установки устройства процесс интегрирования может быть повторен, На выходе устройства 17 напряжение соответствует интегральному значению 50 сигнала с определенным масштабирующим коэффициентом, что позволяет нормировать выходной сигнал.В элементе 18 сравнения производится дискретизация разности выходно 55 го и опорного сигналов, Если в качестве элемента 18 сравнения используется не отдельный компаратор, а аналого-цифровой преобразователь, то с выхода 19 устройства может сниматьсякод, соответствующий интегральномузначению сигнала,При интегрировании сигнала реальным устройством интегрирующий конденсатортакже заряжается начальной разностью токов генераторов1 - 1 п и 2, - 2 тока и входным током буферного усилителя 9,В момент действия сигнала выборкиинтегрируюпцй конденсатортакже продолжает заряжаться входным током буферного усилителя 9, При этом нестабильность коэффициента преобразования определяется в первую очередь нестабильностью генераторов тока 1 - 1и 2 - 2 п тока емкостью интегрирующего конденсатора 7, Для компенсациипогрешностей преобразователя используются интеграторы 20,21 и 23 обратных связей, осуществляющие отрицательную обратную связь изменениемсоответственно коэффициента усиления с регулируемым коэффициентом передачи 15, уровня начального значения напряжения интегрирующего конденсатора , смещения уровня входного сигнала,При выборе режима установки начального значения на интегрирующемконденсаторе 7 через второй коммутатор 26 к второму входу блока 18 сравнения подключается опорньпл сигнал,соответствующий нулевому значениювходного сигнала,При отсутствии сигнала разрешения интегрирования на соответствующих входах 5, - 5 п и 6- бп снимается сигнал начальной установки навходе 30 устройства и подается сигнал вь 1 борки по входу 31, по окончании которого в аналоговом блоке 16памяти запоминается значение напряжения, соответствующее начальномууровню напряжения на интегрирующемконденсаторе 7 с учетом входного тока и смещения буферного усилителя 9,которое далее сравнивается в элементе 18 сравнения с опорным сигналом,соответствующим нулевому значениювходного сигнала. При этом результатсравнения учитывает также смещениеаналогового блока 16 памяти и усилителя с регулируемым коэффициентомпередачи 15,По окончании сигнала выборки сучетом задержки, необходимой для ус 12511255О 5 20 25 ЗО За определенное количество циклов данного режима на выходе третьего интегратора 23 обратной связи устанавливается напряжение компенсирующее разность токов генераторов тановления результата сравнения на выходе элемента 18 сравнения, на стробирующии вход устройства 32 подается сигнал, который через коммутатор 24 поступает на вход разрешения интегрирования только второго интегратора 21 обратной связи в соответствии с комбинацией управляющих сигналов на входе 25 задания ре. жима работы устройства. За определенное количество циклов данного режима на выходе второго интегратора 2 обратной связи устанавливается напряжение, обеспечивающее разряд интегрирующего конденсатора 7 до уровня начального значения. при котором на выходе элемента 18 сравнения устанавливается нулевой результат сравнения.При выборе режима компенсации начальной разности токов генераторов 1, - 1 и 2 - 2тока и тока буферного усилителя 2 через первый коммутатор 11 подключается источник эталонного сигнала, через второй коммутатор 2 б источник опорного сигнала, соответствующие нулевому значению входного сигнала, снимается сигнал начальной установки устройства по входу 30, подается сигнал разрешения .интегрирования на входыои5 - 5 и 6 - б го окончании которого подается сигнал выборки на вход 31 устройства, Б момент окончания сигнала выборки в аналоговом блоке 16 памяти запоминается значение напряжения на интегрирующем конденсаторе 7, отличающееся от начального значения на величину интегрального значения разности токов генераторов 1, - 1 и 2 1 - 2 тока и входного тока буферного усилителя 9, которое сравнивается в элементе 18 сравнения с опорным сигналом, соответствующим нулевому значению входного сигнала, По окончании сигнала выборки также с задержкой подается на вход 32 устройства сигнал, который в данном случае поступает через,цешифратор на вход разрешения интегрирования только третьего интегратора 23 обратной связи,1 - 1 и 2 - 2 ц тока и входного тока буферного усилителя 9.При выборе режима коррекции общего коэффициента преобразования через первый коммутатор 11 подключается источник 13 эталонного сигнала, отличного от нулевого значения, через третий коммутатор 28 - источник сигнала регулирования выбранного коэфФициента усиления, через второй коммутатор 2 б - источник 27 опорного сигнала, соответствующего эталонному сигналу с заданным коэффициентом усиления. Далее производится также последовательность действий, как при интегрировании нулевого значения эталонного сигнала, но при этом сигнал, подаваемый на вход 32 устройства, проходит на вход разрешения интегрирования уже только первого интегратора 20 обратной связи, Сигнал на выходе элемента сравнения учитывает отличие общего коэффициента преобразования от ожидаемого. За определенное количество циклов на выходе первого интегратора 20 обратной связи устанавливается сигнал, изменяющий коэффициент усиления усилителя с регулируемым коэффициентом усиления 15 и компенсирующий нестабильность общего коэффициента преобразования,Описанные режимы работы устройства в зависимости от применяемых эле- ментов и требуемой точности могут чередоваться с режимом интегрирования входного сигнала с различной час тотой повторения,Формула изобретения11 нтегрирующее устройство, содержащее две группы генераторов тока соответственно положительной и отрицательной полярностей, выходы которых через соответствующие переключа" тели тока подключены к одной из обкладок интегрирующего конденсатора и к входу буферного усилителя, выход которого является аналоговым инфор- мационным выходом устройства, и источник постоянного напряжения, выход которого подсоединен к другой обкладке интегрирующего конденсатора, управляющие входы переключателей тока являются соответствующими входами разрешения интегрирования устройства, отличающееся тем, 251125что, с целью повышения точности интегрирования, оно содержит первый,второй и третий интеграторы обратной связи, первый, второй, третий ичетвертый коммутаторы, элемент сравнения, группу источников эталонныхсигналов, группу источников сигналов программирования коэффициентаусиления, группу источников опорныхсигналов, усилитель с регулируемымкоэффициентом передачи, аналоговыйблок памяти, ключ и суммирующий усилитель, выход которого соединен суправляющими входами всех генераторов тока, а первый и второй входы 15подключены соответственно к выходампервого коммутатора и третьего интегратора обратной связи, один изинформационных входов первого коммутатора является аналоговым информационным входом устройства, а другиеинформационные входы первого коммутатора подсоединены к выходам соответствующих источников эталонныхсигналов группы, выход второго коммутатора соединен с первым входомэлемента сравнения, а его информационные входы подсоединены к выходамсоответствующих источников опорныхсигналов группы, управляющие входы ЗОплавной и дискретной регулировки коэффициента усиления усилителя с регулируемым коэффициентом передачиподключены соответственно к выходупервого интегратора обратной связи и к выходу третьего коммутатора, информационные входы которогс подсоединены к выходам соответствующих источников сигналов програмирования коэффициента усиления группы, информационный вход четвертого коммутатора является стробирующим входом устройства, а его три выхода подключены к входам разрешения интегрирования соответственно первого, второго итретьего интеграторов обратной связи, выход второго интегратора подключен через ключ, подсоединенный управляющим входом к входу начальной установки устройства, к входу буферного усилителя, выход которого соединен с информационным входом аналогового блока памяти, адресный вход аналогового блока памяти является управляющим входом выборки и запоминания результата интегрирования устройства, а его выход подключен к информационному входу усилителя с регулируемым коэффициентом передачи, выход которого является аналоговым информационным выходом считывания устройства и подключен к второму входу элемента сравнения, выход элемента сравнения соединен с информационными входами первого, второго и третьего интеграторов обратной связи и является дискретным информационным выходом устройства, управляющие входы всех коммутаторовобъединены и являются цифровым входомзадания режима работы устройства.Редактор К.Волощук орректор И.Муска 4414/48 Тираж 671И Государственного комитетаделам изобретений и открыт5, Москва, Ж, Раущская н одп б., д,Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,