Устройство для контроля принимаемой информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 60 А 1 19) О 1) 11/08 ГОСУДАР:ТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ЗОБРЕТЕН ЕЛЬСТВУ 46 Т 1 МА 5 Корженевский ельство СССР 1/08, 1978 ство СССР 11/08, 1981 РОЛЯ ПРИНИся к цифроке и может ОПИСАНИЕ ИН АВТОРСКОМУ СВИ(54.) УСТРОЙСТВО ДЛЯ КОМАЕМОЙ ИНФОРМАЦИИ(57) Изобретение относвой вычислительной тех быть использовано для обнаружения и коррекции ошибок в трактах пересылки информации электронно-вычислительных машин. Цель изобретения - повышение достоверности принимаемой информации за счет коррекции двухи трехкратных ошибок. Устройство содержит и-байтные передающий и приемный регистры, 2 п побайтных блоков свертки по модулю два, 2 ш поразрядных блоков свертки по модулю два, блок сравнения, две группы ш-входо вых днагональных блоков свертки по молю два. 1 з.п. ф-лы, 3 ил242960 Изобретение относится к цифровой вычислительной технике и может быть испопьзовано для обнаружения и коррекции ошибок в трактах пересылки информации электронно-вычислительных 5 машин.Целью изобретения является повышение достоверности принимаемой информации за счет коррекции двух- и трехкратных ошибок. ОНа фиг. 1 приведена структурная схема устройства для контроля принимаемой информации; на фиг. 2 - структурная схема .-го байта приемного регистра; на фиг, 3 - временная диаграмма работы устройства. Устройство для контроля принимаемой информации содержит п-байтныйпередающий регистр 1, и-быйтный приемный регистр 2, 2 п побайтных блоков3 -3 , и 4, -4 свертки по модулю два,2 П 1 поразрядных блоков 5, -5 ,и б -6свертки по модулю два (ш - количество разрядов н байте.), 2 п диагональных блоков 7 -7 п и 8 -8 свертки помодулю два, блок 9 сравнения, содержащий три группы сумматоров 1 О -1 О, 1 1-11 и 12- по Модулюдва, три группы элементов ИЛИ 1 Зс -13, 14 -14, и 15 -15, элементыИЛИ-НЕ 16-16 , элементы И 17 -17элемент ИСКЛОЧАЮЦЕЕ ИЛИ 18, элементИ 9, элемент НЕ 20, элемент ИЛИ 21,элемент И 22, счетчик 23 по модулючетыре, генератор 24 синхроимпульсов,выход 25 ошибки, выход 26 некорректируемой ошибки и вход 27 установкив исходное состояние,Приемный регистр выполнен на 1 Ктриггерах 28 с динамическим С-входоми логикой 3 И на - и К-входах и содержит в каждом разряде элемент И 29и элемент И 30, образующие первую ивторую группы элементов И. Устройство работает следующим образом.В исходном состоянии передающий и приемный 2 регистры и счетчик 23 по модулю четыре находятся в нулевом состоянии,В ходе работы на вход синхронизации регистра 2 поступают синхроимпульсы, формируемые генератором 24 синхроимпульсов, а на входы разрешения приема информации приемного 2 и передающего 1 регистров - сигнал раз 30 35 40 м 5 50 55 решения приема информации с выхода элемента И 22.Под действием этих сигналов информация с и-байтногопередающего регистра 1 передается вп-байтный приемный регистр 2.С целью контроля передачи информации содержимое каждого байта 1;,(х=п) передающего регистра сворачивается в соответствующем блоке 31 свертки по модулю два; который формирует значение контрольного разряда а . После приема информации в регистр 2 содержимое каждого его байта 2; сворачивается в соответствующем блоке 4; свертки по модулю два, который формирует значение контрольного разряда Ъ;. Одноименные 1-е разряды всех байтов передающего регистра 1 сворачиваются блоком 5 свертки по модулю два, формирующим значение контрольного разряда с, а одноименные 1-е разряды всех байтов приемного регистра 2 сворачиваются блоком 6 свертки по модулю два, формирующим значение контрольного разряда 6 (Д=1 ш) .Кроме того, относящиеся к р-й диагонали разряды передающего регистра 1сворачиваются блоком 7 р свертки помодулю дна, формирующим значениеконтрольного разряда Б, а относящиеся к р-й диагонали разряды приемногорегистра 2 сворачиваются блоком 8 рсвертки по модулю два, формирующимзначение контрольного разряда г(р=1. ,и).Сформированные значения контрольных разрядов а, и Ъ; поступают навходы -го сумматора 10 по модулюдна, значения с и Й - на входы 1-госумматора 11 по модулю два, а значения контрольных разрядов зр и гна вхоцы р-го сумматора 12 по модулюдва блока 9 сравнения. В последнемс помощью сумматоров по модулю два)производится попарное сравнение значенйй контрольных разрядов а; и Ъ;,с", и Й, з и г и формируются значения сигналов х, к;, у по формулам1где Ф - символ операции сложения помодулю два,При отсутствии ошибок в принятойв регистр 2 информации значений контрольных разрядов попарно совпадают,значения сигналов х,"(5.=1п),к(3=т) и у(р=1п) равнынулю, нулевые сигналы х, к и упоступи,т на входы элементов ИЛИ-НЕ6, - 16 з соответственно и выходовэтих элементов единичные сигналы поступают на входы элемента И 9, навыходе которого формируется единичный сигнал, поступающий на первыйвход элемента ИЛИ 21 и на вход элемента ЦЕ 20. На выходе элемента НЕ 20формируется нулевой сигнал, свидетельствующий об отсутствии ошибокв принятой информации, Единичныйсигнал с выхода элемента ИЛИ 2 поступает на первый вход элемента И 22,на выходе которого формируется сигнал разрешения приема информации припоступлении синхроимпульса на второйвход элемента И 22,Если при передаче информации возникает ошибка любой кратности, тозначения одной илинескольких.парконтрольных разрядов не совпадают,на выходе одного или несколькихсумматоров по модулю два формируются единичные сигналы, которые поступают на входы элементов ИЛИ-НЕ 16 -1 бэ, В результате на выходе одногоили нескольких элементов ИЛИ-НЕ 1 б -1 бз формируются нулевые, сигналы,которые поступают .на входы элементаИ 19 и обеспечивают формированиена выходе 25 единичного сигнала обнаружения ошибки, При этом на первомвходе элемента И 22 действует нулевой сигнал, который запрещает формирование сигналов разрешения приема информации до тех пор пока ошибка не будет откорректирована, Коррекция ошибок осуществляется путем.инвертирования триггеров тех разрядовприемного регистра, в которые приняты искаженные данные. После коррекции ошибок сигнал обнаружения ошибкина выходе 25 равен нулю, на выходе .элемента И 22 формируется сигнал разрешения приема и передача информациииз регистра 1 в регистр 2 продолжается,При отсутствии ошибок и при установке устройства в исходное состояние счетчик 23 по модулю четыре устанавливается в нулевое состояниеединичным сигналом, .формируемым навыходе элемента ИЛИ 21. При возникновении некорректируемой ошибки счетчик 23 по модулю четыре после трех тактов коррекции в следующем такте формирует сигнал некорректируемой ошибки, На временной диаграмме (фиг. 3) обозначены; 0 - работа устройства при отсутствии ошибок; 1 - работа устройства при возникновении однократной ошибки; 2 - двукратной ошибки; 3 - трехкратной ошибки; 4 некорректируемой ошибки. Формула изобретения 10 1. Устройство для контроля прцнимаемой информации, содержащее и-байтный передающий регистр, и-байтный приемный регистр, 2 и побайтных блоков свертки по модулю два, 2 ш поразрядных блоков свертки по модулю два, блок сравнения, содержащий две группы сумматоров по модулю два, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы и- байтного передающего регистра соеди 5 20 иены с соответствующими информационными входами и-байтного приемногорегистра, выходы и-байтного приемного регистра - с соответствующимигруппами входов и побайтных блоковсвертки,по модулю два первой группы,выходы которых соединены с первымивходами соответствующих и сумматоровпо модулю два первой группы, выходы,и-байтного передающего регистра под 25 30 ключены к соответствующим группам входов и побайтных блоков свертки по модулю два второй группы, выходы которых соединены с вторыми входами соответствующих и сумматоров по модулю два первой группы, выход 1-го разряда всех байтов передающего регистра соединен с входом соответствующего поразрядного блока свертки по модулю два первой группы (=1ш), выходы 40поразрядных блоков свертки по модулю два первой группы соединены с первыми входами соответствующих ш сумматоров по модулю два второй группы, выход ,1-го разряда всех байтов приемного 45регистра соединен с входом соответствующего поразрядного блока свертки по модулю два второй группы, выходы поразрядных блоков свертки по модулю два второй группы соединены с вторыми входами соответствующих сумматоров по модулю два второй группы, о т л и - ч а ю щ е е с я тем, что, с целью повышения достоверности принимаемой информации путем коррекции двух- и трехкратных ошибок, в него введены две группы ш-входовых диагональных блоков свертки по модулю два, причем блок сравнения содержит третью груп 1242960пу из и сумматоров по модулю два, три элемента ИЛИ-НЕ, пять элементов И, первую, вторую и третью группы элементов ИЛИ, элемент НЕ, элемент ИЛИ, генератор синхроимпульсов, счетчик по модулю четыре, причем входы р-х диагональных блоков свертки по модулю два первой и второй групп (р=1п) соединены с выходами 1 О (1-х разрядов соответственно передающего и приемного регистров, где 1=1п)=(1+р)мод п и (и) мод п=п, входы и-х диагональных блоков свертки по модулю два первой и второй групп соединены с выходами (, ,1)-х разрядов соответственно передающего и приемного регистров (=1, ,п; д=), выходы и диагональных блоков сверткипо модулю два первой О и второй групп соединены соответст.венно с первыми и вторыми входами соответствующих п сумматоров по модулю два третьей группы, выходы сум- маторов по модулю два первой, второй 25 .и третьей групп соединены с первыми входами элементов ИЛИ соответственно первой, второй и третьей групп и входами соответственно первого, второго и третьего элементов ИЛИ-НЕ, выходы первого, второго и третьего элементов ИЛИ-НЕ соединены с первыми входами соответственно первого, второго и третьего элементов И, входами четвертого элемента И и входами элеменЗ 4) та ИСКЛЮЧЮОЩЕЕ ИЛИ, выход которого соединен с вторыми входами первого, второго и третьего элементов И, выходы первого, второго и третьего элементов И соединены с вторыми входами элементов ИЛИ соответственно первой, второй и третьей групп, выход четвертого элемента И соединен с входами элемента НЕ и первым входом элемента ИГИ, выход которого соединен с первым входом пятого элемента И и входом установки в 0 счетчика по модулю четыре, выход которого является выходом сигнала некорректируемой ошибки устройства, выход генератора синхроимпульсов соединен с вторым входом пятого элемента И, счетным входом счетчика по модулю четыре ивходом синхронизации приемного регистра, группы входов коррекции которого соединены с выходами элементов ИЛИ первой, второй и третьей групп, выход пятого элемента И соединен с входами разрешения приема информации передающего и приемного регистров, выход элемента НЕ является выходом сигнала ошибки устройства, вход установки в исходное состояние которого соединен с вторым входом элемента ИЛИ.2, Устройство по п, 1, о т л ич аю щ е е с .я тем, что приемный регистр содержит группу 1 К-триггеров, первую и вторую группы элементов И, причем первые входы элементов И первой и второй групп объединены и являются входом разрешения приема информации приемного регистра, Б-входы 1 К-триггеров группы соединены с выходами соответствующих элементов И первой группы, В-входы 1 К-триггеров группы соединены с выходами элемен- тов И второй группы, вторые входы которых и вторые входы элементов И первой группы образуют информационный вход приемного регистра, С-входы 1 К-триггеров объединены и являются . входом синхронизации приемного регистра, первые, вторые,и третьи 1- и К-входы 1 К-триггеров группы образуйт группу входов коррекции приемного регистрааж 671венногоретенийЖ, Р Подпкомитета СССРи открытийушская наб., д. инсое Государ по делам из13035, Москва Проектная, 4 роизводственно-полиграфическое предприятие, г. Ужго