Устройство фазового пуска

Н АВТОРСНОЮЮ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Мартынов Е.М, Синхронизация в системах передачи дискретных сообщений. М.: Связь, 1972, с. 200.Авторское свидетельство СССР У 866773, кл. Н 04 Ь 7/04, 1979.(54) УСТРОЙСТВО ФАЗОВОГО ПУСКА(57) Изобретение относится к техникесвязи и может быть использовано дляпомехоустойчивого выделения синхросигналов и фазового пуска аппаратурыдвоичной системы информации. Изобретение повышает точность фазового пуска. Устройство содержит датчик рекуррентных последовательностей 1, дешифратор 2, элемент ИЛИ 3, четыре элемента И 4-7,-разрядйый счетчик12 матор по модулю.два 11, регистр сдвига 12, сумматор по модулю два 13 датчика 1, формирователь импульсов (ФИ) 14 "Совпадение", "Ошибка", "Сброс", цифровой мультиплексор 15, одновибратор 16 блок установки (БУ) допустимого числа импульсов 17, М -разрядный ,цифровой компаратор 18, 1 -РС 19, И-разрядный цифровой компаратор 20, три дополнительных элемента ИЛИ 21,2503522, 23, дополнительный элемент И 24, дополнительный И -РС 25, Цель достигается введением ФИ 14, цифрового мультиплексора 15, одновибратора 16, БУ 17, 1 -разрядного цифрового компаратора 18, 1 -РС 19, и -разрядного цифрового компаратора 20,трех элементовИЛИ 21-23,элементаИ 24 и и-РС 25 ФИ 14 содержит три -триггера 26-28 и три элемента задержки 29-31.з.п.ф-лы,1 ил.20 Изобретение относится к технике связи и может использоваться для поме хоустойчивого 1 выделения синхросигналов и фазового пуска аппаратуры двоичной информации. 5Цель изобретения - повышение точности фазового пуска.На чертеже представлена структурная электрическая схема устройства фазового пуска.Устройство фазового пуска содержит датчик 1 рекуррентных последовательностей, дешифратор 2, элемент ИЛИ 3, первый, второй, третий и четвертый элементы И 4-7, 1 -разрядный счетчик 8, 65 -триггер 9, и -разрядный счетчик 10, сумматор 1 1 по модулю два, регистр 12 сдвига датчика 1 рекуррентных последовательностей сумматор 13 по модулю два датчика 1 рекуррентных последовательностей, формирователь 14 импульсов "Совпадение", "Ошибка" и "Сброс", цифровой мультиплексор 15, одновибратор 16, блок 17 установки допустимого числа25 импульсов, 1 -разрядный цифровой ком. паратор 18,3 -разрядный счетчик 19, И-разрядный цифровой компаратор 20, первый дополнительный элемент ИЛИ 21, второй дополнительный элемент ИЛИ 22, третий дополнительноый элемент ИЛИ 23, дополнительный элемент И 24, дополнительный И -разрядный счетчик 25.Формирователь 14 импульсов "Совпадениеф, "Ошибка"и "Сброс" содер жит первый, второй и третий О-триггеры 26-28, первый, второй и третий элементы задержки 29-31.Устройство фазового пуска работает следующим образом. 2При подаче сигнала "1" на вход"Начальная установка" устройства происходит установка й 5-триггера 9 повходу 8 через .первый дополнительный элемент ИЛИ 21, при этом обеспечивается исключение каналов У цифрового мультиплексора 15 за счет подачи сигнала "1" с инверсного 4 -выхода Йб -триггера 9 на управляющийвход (М ) цифрового мультиплексора 15. Сигналом "1" с инверсного Й -выхода 15 -триггера 9 обеспечивается .установка и удержание в состоянии"0" по к -входам Ж -разрядного счетчика 10, ь" -разрядного счетчика 19,дополнительного,й-разрядного счетчика 25; к -разрядный счетчик 8 устанав.ливается в нулевое состояние по к "входу через третий канал цифровогомультиплексора 15 и третий дополнительный элемент ИПИ 23 сигналом свыхода второго дополнительного элемента ИЛИ 22,При поступлении на вход устройства неискаженной рекуррентной последовательности (сигнал со входа "Начальная установка" снят) в сумматоре 11 по модулю два производитсясравнение элементов принимаемой ивырабатываемой датчиком 1 рекуррентных последовательностей, Вырабатываемая датчиком 1 рекуррентная последовательность зависит от характерапринимаемой рекуррентной.последовательности, так как через второй канал цифрового мультиплексора 15 онапоступает на Р -вход регистра 12 сдвига датчика 1. Поскольку принимаемаярекуррентная последовательность вырабатывается с помощью аналогичногодатчику 1 устройства, в котором использованы регистр с таким же числомразрядов и сумматор по модулю два,подключенный к тем же выходам разрядов, то после поступления определенного количества элементов последовательности датчик 1 начинает вырабатывать рекуррентную последовательность,синхронную с принимаемой, До установления синхронизации между последова Отельностями на выходе сумматора 11 помодулю два образуются сигналы ф 1",по которым формирователь 14 вырабатывает, сигналы "Ошибка". Формированиесигнала "Ошибка" происходит с помощью второго Э-триггера 27 и второгоэлемента задержки 30, например интегратора, формирователя 14, путем установки по О-входу второго Р -триггера 27 в состояние "1" и возвращения его в исходное состояние сигналомс выхода второго элемента задержки 30.Сигнал "Ошибка" через второй дополнительный элемент ИЛИ 22, третий канал цифрового мультиплексора 15 и 25третий дополнительный элемент ИЛИ 23устанавливает-разрядный счетчик 8в нулевое состояние. При установлении синхронизации между принимаемойи вырабатываемой датчиком 1 рекуррент-ЗОными последовательностями на выходесумматора 11 по модулю два образуется сигнал "О", при этом на выходе"Совпадение" формирователя 14 появляются сигналы "1", которые через З 5первый канал цифрового мультиплексора 15 поступают на С -вход 1 -разрядного счетчика 8. Формирование сигналов фСовпадение" в формирователе М .происходит аналогично формированию ,щсигнала "Ошибка", при этом работаютпервый Э -триггер 26 и первый элемент задержки 29 (например, интегратор), Особенностью формирования сигналов "Совпадение" является испольэование инвертирующего 1) -входа у нервого Р -триггера 26. Использованиеинвертирующих С -входов первого ивторого О -триггеров 26 и 27 при формировании упомянутых сигналов поэволяет исключить сбои путем разноса рабочих процессов формирования Поступающие на-разрядный счетчик 8 ии."пульсы "Совпадение" накапливаются внем. Если синхронизация поддерживается промежуток времени, равный време-.ни прохождения зачетного отрезка,принимаемой рекуррентной последовательности, то на выходе 1 -разряда счетчика 8 появляется сигнал "1".Длительность зачетного отрезка выбирается из соображений обеспечения надежного и помехоустойчивого приема переданной рекуррентной последовательности определенной длины при заданном качестве канала связи. Устанавливается длительность зачетного отрезка выбором разряда-разрядного счетчика 8, с которого снимается сигнал о приеме зачетного отрезка, Сигнал "1" с выхода 1 разряда-разрядного счетчика 8 поступает на 5 -вход 38-триггера 9. Переключение Ю -триггера 9 вызывает включение каналов 1 цифрового мультиплексора 15 за счет подачи сигнала "1" с прямого О -выхода Ю -триггера 9 на управляющий вход (7). каналов М цифрового мультиплексора 15 и срабатывание одновибратора 16, который вырабатывает импульс, поступающий через третий дополнительный элемент ИЛИ 23 на установку 1 -разрядного счетчика 8 в. нулевое состояние, За счет включения каналов Х цифрового мультиплексора 15 осуществляется замыкание выхода датчика 1 со своим входом через второй канал цифрового мультиплексора 15, подключение С -входа 1 -разрядного счетчика 8 к входу "Тактовые импульсы" устройства через первый канал цифрового мультиплексора 15 и соединение 1 -входа 1 -разрядного счетчика 8 через третий дополнительный элемент ИЛИ 23 и третий канал цифрового мультиплексора 15 к выходу "Сброс" формирователя 14.Прием рекуррентной последовательности после приема зачетного отрезка происходит путем сравнения принимаемой и независимо генерируемой датчиком 1 рекуррентных последовательностей. Если при этом сумматором 11 по модулю два не обнаруживается расхождения в разрядах после вательностей, то формирователем 14 не формируются сигналы "Ошибка" и "Сброс", а сигналы "Совпадение" не проходят через цифровой мультиплексор 15, На ь -разрядный счетчик 10 и дополнительный и-разрядный счетчик 25 при этом сигналы не поступают, так как третий и четвертый элементы И 6 и 7 .не открываются, и они сохраняют состояние нО", О -разрядный цифровой компаратор 20 при этом вырабатывает сигнал на выходе "Больше или равно", 1 -раз5 10 15 20 25 ЗО 55122рядный счетчик 8 и-разрядный счетчик 19 подсчитывают поступающие наних тактовые импульсы. Спустя некоторое время наступает время оконча ния рекуррентной последовательности.Окончание рекуррентной последовательности регистрируется сигналом на выходе дешифратора 2. Если до окончания рекуррентной последовательностипроходит время, равное времени прохожпения зачетного отрезка, то напрямом 4 -выходе 1 -разрядного счетчика 19 появляется сигнал, к 3 -разрядный счетчик 19 блокируется поУвходу этим сигналом. Таким образом,при отсутствии ошибок в приеме рекуррентной последовательности после приема зачетного отрезка на временномучастке не менее длительности зачетного отрезка, формируются три одновременно существующих на момент окончания рекуррентной последовательностисигнала: сигнал от дешифратора 2(окончание рекуррентной последовательности), сигнал с выхода "Большеили равно" о -разрядного цифровогокомпаратора 20 (свидетельство приемарекуррентной последовательности после зачетного отрезка в канале связидопустимого качества) и сигнал с прямого 0 -выхода 1 -разрядного счетчика 19 (свидетельствующего, что приемрекуррентной последовательности после зачетного отрезка длится на интервале не менее зачетного отрезка).Одновременное существование указанных сигналов является дополнительнойинформацией, указывакщей на приемсйгнала фазового пуска, и фиксируется оно сигналом на выходе дополнительного элемента И 24. Сигнал с выхода дополнительного элемента И 24поступает на выход устройства и через элемент ИЛИ 3 устанавливает. устройство в исходное состояние,УЕсли после приема зачетного отрезка принимаемой.рекуррентной последовательности (после переключения 06 -триггера 9) в отдельных разрядах принимаемой и генерируемой датчиком 1рекуррентной последовательности наблюдаются несовпадения, то на выходах"Ошибка" и "Сброс" формирователя 14формируются сигналы "1", Сигнал " 1"с выхода "Ошибка" открывает третийи четвертый элементы И 6 и 7, черезодни из которых на 0 -входы соответственно и -разрядного счетчика 10 и 5035 6 дополнительного я 1-разрядного счетчика 25 поступает сигнал с выхода"Меньше" или "Больше" или равно 1 разрядного цифрового компаратора 18,1-разрядный цифровой компаратор 18в момент появления сигнала "Ошибка"производит сравнение чисел, соответствующих установленному в блоке 17(состояние, например, из 1 переключателей) допустимому числу импульсов на одну. ошибку и.имеющемуся числу импульсов на ошибку, подсчитанному 1 -разрядным счетчиком 8. Сигнал "Сброс" формируется после сигнала "Ошибка" и поэтому сброс 1 -разрядного счетчика 8 производится после окончанйя сравнения в 1 в .разрядном цйфровом компараторе 8.Установление допустимого числа импульсов на ошибку производится в блоке 17 но следующему принципуПусть, например, требуется обеспечитьустановку для каналов связи с качес вом от 1-10 д 910 п шибкам,тогда в блоке 17 с помощью переключателей следует набирать соответственно числа 100, 50, 33, 25, 20, 17,14, 13 и 12 для канала с ошибками от1 10 до 9 ф 10 следует установитьчисла 1000, 500, 333, 250, 200, 167,143, 125 и 111, Если сигнал "Ошибка"формируется при числе принятых разрядов рекуррентной последовательности больше или равном числу, установ 35 ленному в блоке 17, то это свидетельствует о работе в канале связи с приемлемым качеством и к -разрядный цифровой компаратор 18 вырабатываетсигнал "1" на выходе "Больше или рав 4 О но, Сигнал с выхода Больше или равно" через четвертый элемент И 7 поступает на-вход дополнительного 1 -разрядного счетчика 25, Если сигнал"Ошибка" формируется при числе при 45 нятых разрядов последовательности,меньшем числа, установленного в блоке 17, то.это свидетельствует оработе в канале связи с качеством,ниже допустимого, и 1 -разрядный циф-ровойкомпаратор 18 вырабатывает сигнал "1" .на выходе "Меньше". Сигналс выхода Меньше" через третий элемент И 6 поступает на Г -вход в -разрядного счетчика 10,До окончания .периода рекуррентнойпоследовательности сигналы "Ошибка"могут иметь место произвольное числораз и при различных условиях. В рества, а к второму входу подключен основной выход датчика рекуррентнойпоследовательности, й выходов которого подключены к В входам дешифрато ра, выход которого подключен к первымвходам первого и вторго элементов И,выходы которых подключены к первомуи второму входам элемента ИЛИ, приэтом выход соответствующего разряда 20 -разрядного счетчика подключен к5-входу яб -триггера, причем вход"Тактовые импульсы" устройства объе-.динен с тактовым входом датчика.рекуррентных последовательностей, ю выходами которого являются выходы я 1разрядов регистра сдвига, информационный 0 -вход которого является основным входом датчика рекуррентныхпоследовательностей, тактовым входом3которого является тактовый С -входрегистра сдвига, выходы соответствующих разрядов которого подключены квходам сумматора по модулю два, выход которого является основным выхо 35 дом датчика рекуррентных последовательностей, о т л и ч .а ю щ е е с ятем, что, с целью повышения точностифазового пуска, введены формирователь импульсов "Совпадение", "Овиб ка" и "Сброс", цифровой мультиплексор, одновибратор, блок установки до;пустимого числа импульсов, 1 -разрядный цифровой компаратор 0 -разрядный счетчик, 11 -разрядный цифро вой компаратор, а также три дополнительных элемента ИЛИ, дополнительный элемент И и дополнительный 1 -раз" Эрядный счетчик, выходы н разрядовкоторого подключены к соответствующим 11 входам разрядов первого сравниваемого числа и -разрядного цифрового компаратора, к я входам разрядоввторого сравниваемого числа которо- .го подключены и выходов разрядов я - 55разрядного счетчика,к. я-входу устаПереключение Ю-триггера 9 приво. дит к установке узлов устройства в начальное состояние, Если зачетный отрезок принимаемой рекуррентной последовательности принимается в конце последовательности, то дешифратор 2 дешифрирует сигнал окончания рекуррентной последовательности ранее чем произойдет заполнение ь -разрядного счетчика 19 до 1 -го разряда. Совпадение сигнала с выхода дешифратора 2 и прямого 6 -выхода последнего 0-го разряда 6 -разрядного счетчика 19, фиксируемое вторым элементам И 5, приводит снова к установке 88- триггера 9 в нулевое состояние по цепи элемент ИЛИ 3, первый дополнительный элемент ИЛИ 21 и 11 -вход Ю-триггера 9,7зультате 11 -разрядный и дополнительный 11 -разрядный счетчики О и 25 к моменту окончания рекуррентной последовательности принимают, какое-то произвольное состояние. Это состояние й -разрядного и дополнительного и-разрядното счетчиков 10 и 25 отражает состояние канала связи на интер. вале от окончания приема зачетного отрезка (переключение Р -триггера 9) до окончания рекуррентной последовательности (выработка сигнала дешифратором 2), я -разрядный цифровой компаратор 20 производит сравнение чисел.на выходах разрядов 11-разрядного и дополнительного О -разрядного счетчиков 10 и 25.В момент окончания рекуррентной последовательности с помощью первого элемента И 4 и дополнительногб элемента И 24 производится определение результата сравнения. Если прием осуществляется при приемлемом качестве канала связи и не ме-, нее, чем на отрезке, равном зачетному, то Формируется сигнал на выходе дополнительного элемента И 24,Сиг. нал с выхода дополнительного элеь.ента И 24 поступает на выход устройства и через элемент ИЛИ 3, первый до-. полнительный элемент ИЛИ 21 на 1 -вход яб-триггера 9. Если прием осуществлялся прй качестве канала связи ниже приемлемого, то Формируется сигнал на выходе первого элемента И 4Сигнал с выхода первого элемента И 4 поступает на 8- вход б -триггера 9 через элемент ИЛИ 3 и первый дополнительный элемент ИЛИ 21. 1. Устройство фазового пуска рекуррентной последовательности, содержащее датчик рекуррентных последовательностей, дешифратор, элемент ИЛИ, четыре элемента И,-разрядный счетчик, 18 -триггер, 1 -разрядный счетчик и сумматор по модулю два, первый вход которого является входом .устройновки в "О" которого, а также к 11 входам установки в "0" дополнительного п-разрядного счетчика и ь -раз 9 12250 рядного счетчика и управляющему входу каналов у цифрового мультиплексора подключен инверсный- выход Нб-триггера, к 1 -входу которого под-, ключен выход первого дополнительного элемента ИЛИ, к первому входу которого и первому входу второго дополнительного элемента ИЛИ подключен выход элемента ИЛИ, а вторые входы первого и второго дополнительных эле ментов ИЛИ объединены и являются входом "Начальная установка" устройства, при этом к третьему входу второго. дополнительного элемента ИЛИ, к первым входам третьего и четверто го элементов И подключен выход формирователя импульсов "Совпадение", "Ошибка" и "Сброс", тактовый вход которого объединен с входом "Тактовые импульсы" устройства, а к основ О ному входу формирователя импульсов "Совпадение", "Ошибка" и "Сброс" подключен выход сумматора по модулю два первый и второй входы которого объединены соответственно с входа мии М второго канала цифрового мультиплексора, вход К первого каналакоторого объединен с входом "Тактовые импульсы" устройства, а к входупервого канала цифрового Зо мультиплексора подключен выход "Совпадение" формирователя импульсов "Совпадение", "Ошибка" и "Сброс", а к входам К итретьего канала и управляющему входу каналов Х цифрового мультиплексора подключены соответственно выход "Сброс" формирователя "Совпадение", "Ошибка" и "Сброс"выход второго дополнительного элемента ИЛИ и прямой 9 -выход И -тригге ра, при этом выходы первого, второго и третьего каналов цифрового мультиплексора подключены соответственно к тактовому входу-разрядного счетчика, основному входу датчика рекуррент 45 ных последовательностей и первому входу третьего дополнительного элемента ИЛИ, к второму входу которого через одновибратор подключен прямой 0 -выход б-триггера, а выход третьего дополнительного элемента ИЛИ подключен к 1 -входу установки в "0" к-разрядного счетчика, выходы 1 разрядов которого подключены к соответствующим 1 входам разрядов первого сравниваемого числа-разрядногоВНИИПИ Заказ 1965/60Производств.-полиграф. пред-е, г 35 0цифрового компаратора, к 1 входам разрядов второго сравниваемого числа которого подключены соответствующиевходов блока установки допустимого числа импульсов, а выходы "Меньше" и Больше" или "Равно" 1 -разрядного цифрового компаратора подключены к вторым входам соответственно третьего и четвертого элементов И, выходы которых подключены к тактовым входам соответственно Н -разрядного счетчика и дополнительного и -разрядного счетчика, при этом вход "Тактовые импульсы" устройства объединен с тактовым входом 1 -разрядного счетчика, прямой Ц -выход последнего разряда которого подключен к входу разрешения счета-разрядного счетчика и первому входу дополнительного элемента И, к второму и третьему входам которого подключены соответственно выход дещифратора и выход "Больше или равно" 0 в разрядно цифрового компаратора, выход "Меньше" которого подключен к второму входу первого элемента И, при этом инверсный Ц -выход Я -разрядного счетчика подключен к второму входу второго элемента И, а выход дополнительного элемента И подключен к третьему входу элемента ИЛИ и являет. ся выходом устройства. 2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь импульсов "Совпадение", "Ошибка" и "Сброс" содержит три П -триггера, прямые 9 -выходы которых через соответствующие элементы задержки подключены к установочным 1 -входам соответствующих 3 -триггеров, при этом Р -вход с инверсией первого Ю - триггера объединен с Р-входом второго 3 -триггера и является основным входом формирователя импульсов "Совпадение", "Ошибка" и "Сброс", тактовым входом которого являются С-входы с инверсией первого и второго З-триггеров, причем прямой 9 -выход второго 2 -триггера подключен к 0 - входу с инверсией третьего Б -триггера, 2 -вход которого являешься входом "Питание", прямые 4 -выходы первого, второго и третьего Р -триггеров являются соответственно выходами "Совпадение", "Ошибка" и "Сброс" формирователя импульсов.Тираж 624 Подписное Ужгород, ул. Проектная, 4